半导体器件、电子设备及半导体封装结构制造技术

技术编号:41164434 阅读:5 留言:0更新日期:2024-04-30 18:28
本申请实施例涉及一种半导体器件、电子设备及半导体封装结构,包括:衬底;位于衬底上的压电谐振结构叠层,其包括沿远离衬底的方向依次堆叠的第一电极、压电层和第二电极;位于压电谐振结构叠层上的集成无源器件裸片,集成无源器件裸片与压电谐振结构叠层导电连接;在衬底与压电谐振结构叠层之间围成有第一空腔,在集成无源器件裸片与压电谐振结构叠层之间围成有第二空腔;在垂直于衬底平面的方向上,第一空腔和压电谐振结构叠层具有重叠区,第二空腔至少覆盖重叠区,以利用第一空腔、压电谐振结构叠层、及第二空腔形成谐振器结构;第一密封层,覆盖集成无源器件裸片并密封第二空腔。由此,实现芯片封装小型化,节约制备工序和生产成本。

【技术实现步骤摘要】

本申请涉及半导体,特别是涉及一种半导体器件、电子设备及半导体封装结构


技术介绍

1、随着无线通讯技术的高速发展以及通讯终端的多功能化,对滤波器提出了更高性能的要求。薄膜体声波谐振器(film bulk acoustic resonator,fbar)因其具有工作频率高、损耗低、温度特性稳定、功率容量大、品质因子高、体积小等优良特性而被广泛地应用于无线通讯领域。同时,随着电子产品小型化、便携化以及智能化的发展,对应芯片的小型化与集成化需求在逐渐增加,越来越多的集成封装需要集成无源器件(integrated passivedevice,ipd)的集成。ipd具有较好的灵活性和宽带宽,将ipd与fbar集成封装,可使封装得到的滤波器具有更好的灵活性、更高的品质因子和更高的功率。

2、但是,现有fbar与ipd的混合滤波器技术,一般都是将已完成制备的fbar芯片和ipd芯片分别倒贴封装在同一基板上,再通过基板上的导电线路实现二者的导电互联。如此,不仅芯片集成度较低,封装尺寸较大,难以实现芯片封装小型化,而且工艺和性能均有待改善。


技术实现思路

1、有鉴于此,本申请实施例为解决
技术介绍
中存在的至少一个问题而提供一种半导体器件、电子设备及半导体封装结构。

2、第一方面,本申请实施例提供了一种半导体器件,其特征在于,包括:

3、衬底;

4、位于所述衬底上的压电谐振结构叠层,所述压电谐振结构叠层包括沿远离所述衬底的方向依次堆叠的第一电极、压电层和第二电极;

5、位于所述压电谐振结构叠层上的集成无源器件裸片,所述集成无源器件裸片与所述压电谐振结构叠层导电连接;

6、在所述衬底与所述压电谐振结构叠层之间围成有第一空腔,在所述集成无源器件裸片与所述压电谐振结构叠层之间围成有第二空腔;在垂直于衬底平面的方向上,所述第一空腔和所述压电谐振结构叠层具有重叠区,所述第二空腔至少覆盖所述重叠区,以利用所述第一空腔、所述压电谐振结构叠层、及所述第二空腔形成谐振器结构;

7、第一密封层,覆盖所述集成无源器件裸片并密封所述第二空腔。

8、可选地,在所述集成无源器件裸片的朝向所述衬底的表面上设置有第一导电连接结构;

9、所述集成无源器件裸片与所述压电谐振结构叠层导电连接,包括:所述集成无源器件裸片通过所述第一导电连接结构倒装连接在所述压电谐振结构叠层上。

10、可选地,所述半导体器件还包括:第二导电连接结构,用于将所述压电谐振结构叠层中的所述第一电极及所述第二电极导电引出,所述第二导电连接结构的材料包括mo/ni/au或mo/tiw/au。

11、可选地,所述半导体器件还包括:第二密封层,覆盖所述第一密封层;其中,所述第二密封层的材料包括环氧树脂模塑料emc,所述第一密封层的材料包括干膜。

12、可选地,所述半导体器件还包括:导电通孔,贯穿所述衬底的第一表面和第二表面,所述第一表面为所述衬底的朝向所述压电谐振结构叠层的表面,所述第二表面为所述衬底的远离所述压电谐振结构叠层的表面;

13、第三导电连接结构,位于所述第二表面上,并通过所述导电通孔与所述压电谐振结构叠层和所述集成无源器件裸片导电连接。

14、可选地,所述半导体器件还包括:导电层,贯穿在所述第一密封层中;第四导电连接结构,位于所述第一密封层上,并通过所述导电层与所述压电谐振结构叠层和所述集成无源器件裸片导电连接。

15、第二方面,本申请实施例还提供了一种电子设备,包括如上述第一方面中任意一项所述的半导体器件。

16、第三方面,本申请实施例还提供了一种半导体封装结构,包括:

17、晶圆,包括多个器件区以及位于各器件区之间的切割道区;

18、位于所述晶圆上的压电谐振叠层,所述压电谐振叠层包括分别位于多个所述器件区上的多个压电谐振结构叠层,各所述压电谐振结构叠层包括沿远离所述晶圆的方向依次堆叠的第一电极、压电层和第二电极;

19、多个集成无源器件裸片,分别位于多个所述器件区上的压电谐振结构叠层上且与对应所述器件区上的压电谐振结构叠层导电连接;

20、在各所述压电谐振结构叠层与所述晶圆之间围成有第一空腔,在各所述集成无源器件裸片与各所述压电谐振结构叠层之间围成有第二空腔;在垂直于所述晶圆平面的方向上,所述第一空腔和所述压电谐振结构叠层具有重叠区,所述第二空腔至少覆盖所述重叠区,以利用所述第一空腔、所述压电谐振结构叠层、及所述第二空腔形成谐振器结构;

21、第一密封层,覆盖所述集成无源器件裸片并密封所述第二空腔。

22、可选地,在各所述集成无源器件裸片的朝向所述晶圆的表面上分别设置有第一导电连接结构;

23、所述多个集成无源器件裸片分别位于多个所述器件区上的压电谐振结构叠层上且与对应所述器件区上的压电谐振结构叠层导电连接,包括:多个所述集成无源器件裸片分别通过对应的所述第一导电连接结构倒装连接在对应的所述器件区上的压电谐振结构叠层上。

24、可选地,所述半导体封装结构还包括:

25、第二密封层,覆盖所述第一密封层;其中,所述第二密封层的材料包括环氧树脂模塑料emc,所述第一密封层的材料包括干膜;

26、多个导电通孔,贯穿所述晶圆的第一表面和第二表面,所述第一表面为所述晶圆的朝向所述压电谐振结构叠层的表面,所述第二表面为所述晶圆的远离所述压电谐振结构叠层的表面;

27、多个第三导电连接结构,位于所述第二表面上,并通过对应的所述导电通孔与对应的所述压电谐振结构叠层和所述集成无源器件裸片导电连接。

28、与现有技术相比,本申请实施例提供的半导体器件、电子设备及半导体封装结构具有如下有益效果:将集成无源器件裸片置于压电谐振结构叠层上,形成上下堆叠结构,内缩了封装尺寸,提高了芯片集成度,实现了芯片封装小型化;不仅如此,通过集成无源器件裸片与压电谐振结构叠层之间围成第二空腔,无需上盖晶圆的制作,即可完成谐振器的上空腔的制备,节约了制备工序和生产成本;集成无源器件裸片与压电谐振结构叠层导电连接,实现了两个器件之间在封装内部i/o互联,减少了基板传输路线,提高了半导体器件性能。

29、本申请附加的方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本申请的实践了解到。

本文档来自技高网...

【技术保护点】

1.一种半导体器件,其特征在于,包括:

2.根据权利要求1所述的半导体器件,其特征在于,在所述集成无源器件裸片的朝向所述衬底的表面上设置有第一导电连接结构;

3.根据权利要求2所述的半导体器件,其特征在于,还包括:

4.根据权利要求1所述的半导体器件,其特征在于,还包括:

5.根据权利要求1或4所述的半导体器件,其特征在于,还包括:

6.根据权利要求1所述的半导体器件,其特征在于,还包括:

7.一种电子设备,其特征在于,包括如权利要求1-6任意一项所述的半导体器件。

8.一种半导体封装结构,其特征在于,包括:

9.根据权利要求8所述的半导体封装结构,其特征在于,在各所述集成无源器件裸片的朝向所述晶圆的表面上分别设置有第一导电连接结构;

10.根据权利要求8所述的半导体封装结构,其特征在于,还包括:

【技术特征摘要】

1.一种半导体器件,其特征在于,包括:

2.根据权利要求1所述的半导体器件,其特征在于,在所述集成无源器件裸片的朝向所述衬底的表面上设置有第一导电连接结构;

3.根据权利要求2所述的半导体器件,其特征在于,还包括:

4.根据权利要求1所述的半导体器件,其特征在于,还包括:

5.根据权利要求1或4所述的半导体器件,其特征在于,还包括:

6.根据权利...

【专利技术属性】
技术研发人员:王国军赖志国杨清华
申请(专利权)人:苏州汉天下电子有限公司
类型:新型
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1