一种低功率时钟生成电路具有：相位发生器，该相位发生器接收输入时钟信号并且使用该输入时钟信号来生成具有不同相移的多个中间时钟信号；相位旋转器电路，该相位旋转器电路输出相位调整的时钟信号；倍频器电路，该倍频器电路接收多个这些相位调整的时钟信号并且输出具有180°相位差的两个倍频时钟信号；以及正交时钟生成电路，该正交时钟生成电路接收该两个倍频时钟信号并且提供包括该两个倍频时钟信号的同相和正交版本的四个输出信号。
1、电子器件技术在过去几年中已经出现爆炸式增长。例如，更好的通信、硬件、更大的网络和更可靠的协议推动了蜂窝和无线通信技术的发展。无线服务提供商现在能够为他们的客户提供一系列不断扩展的特征和服务，并为用户提供前所未有的访问信息、资源和通信的水平。为了跟上这些服务增强的步伐，移动电子器件(例如，蜂窝电话、平板、膝上型计算机等)变得比以往任何时候都更强大和复杂。无线器件可包括用于硬件组件之间的信号的通信的高速总线接口。
2、当例如在集成电路(ic)器件中需要降低的功率消耗和较小的占用面积时，高速串行总线提供优于并行通信链路的优点。在串行接口中，使用串行器将数据从并行字转换为串行比特流，并且在接收器处使用解串器将其转换回并行字。例如，高速总线接口可使用外围组件高速互连(pcie)总线、通用串行总线(usb)或串行高级技术附件(sata)等来实现。
3、ic器件可包括串行器/解串器(serdes)以通过串行通信链路进行发射和接收。在高速应用中，serdes的操作的时序可通过多个时钟信号控制。多个增加频率时钟信号的使用导致功率消耗增加。此外，serdes通常接收具有相同频率但不同相位的时钟信号。serdes的性能、准确性或可靠性可取决于时钟信号的相位关系，并且时钟信号的相位关系中的漂移或其他变化可导致所接收数据中的错误。因此，持续需要提供用于高速串行链路的可靠低功率时钟生成和管理电路的新技术。
>技术实现思路1、本公开的某些方面涉及用于实现和管理高频率解串器中的相位关系的系统、装置、方法和技术。公开了一种低功率、高速时钟生成电路，该低功率、高速时钟生成电路可从单端输入电路生成处于不同相位的多个采样时钟。可通过在互补金属氧化物半导体(cmos)电路中实现时钟生成电路的大部分并且通过限制时钟生成电路中的高速信号的数量来减少功率消耗。
2、在本公开的各种方面，一种时钟生成电路包括：相位发生器，该相位发生器接收输入时钟信号并且使用该输入时钟信号来生成具有不同相移的多个中间时钟信号；相位旋转器电路，该相位旋转器电路输出相位调整的时钟信号；倍频器电路，该倍频器电路接收多个这些相位调整的时钟信号并且输出具有180°相位差的两个倍频时钟信号；以及正交时钟生成电路，该正交时钟生成电路接收该两个倍频时钟信号并且提供包括该两个倍频时钟信号的同相和正交版本的四个输出信号。
3、在本公开的各种方面，一种装置包括：用于从输入时钟信号生成具有不同相移的多个中间时钟信号的构件；用于配置相位旋转器电路以生成相位调整的时钟信号的构件，每个相位调整的时钟信号具有位于由这些中间时钟信号中的两个中间时钟信号的相位界定的范围内的相位；用于生成两个倍频时钟信号的构件，该构件包括倍频器电路，该倍频器电路被配置为从多个这些相位调整的时钟信号生成具有180°相位差的该两个倍频时钟信号；以及用于配置正交时钟生成电路以从该两个倍频时钟信号提供四个输出信号的构件，该四个输出信号包括该两个倍频时钟信号的同相和正交版本。
4、在本公开的各种方面，一种用于提供多个同相和正交信号的方法包括：使用相位发生器以生成具有与输入时钟信号不同的相移的多个中间时钟信号；配置相位旋转器电路以生成相位调整的时钟信号，每个相位调整的时钟信号具有位于由这些中间时钟信号中的两个中间时钟信号的相位界定的范围内的相位；使用倍频器电路以从多个这些相位调整的时钟信号生成具有180°相位差的两个倍频时钟信号；以及配置正交时钟生成电路以从该两个倍频时钟信号提供四个输出信号，该四个输出信号包括该两个倍频时钟信号的同相和正交版本。
5、在某些方面，该相位发生器包括延迟锁定环，在该延迟锁定环中，该输入时钟信号耦合到多个延迟元件。该多个延迟元件包括八个延迟元件，并且该延迟锁定环向该相位旋转器电路提供具有不同相移的九个中间时钟信号。
6、在一个示例中，该相位旋转器电路包括：第一多个门，该第一多个门耦合在第一多个开关中的相应开关的第一端和第一中间时钟信号之间；以及第二多个门，该第二多个门耦合在第二多个开关中的相应开关的第一端和第二中间时钟信号之间。该第一多个开关和该第二多个开关中的每一者具有耦合到第一相位调整的时钟信号的第二端。该第一相位调整的时钟信号的相位可由该第一多个开关中的闭合开关的数量和该第二多个开关中的闭合开关的数量确定。
7、在一个示例中，该倍频器电路包括：异或门，该异或门被配置为接收第一相位调整的时钟信号和第二相位调整的时钟信号作为其输入；以及异或非门，该异或非门被配置为接收该第一相位调整的时钟信号和该第二相位调整的时钟信号作为其输入。该第一相位调整的时钟信号和该第二相位调整的时钟信号可具有90°相位差。
8、在一些示例中，该四个输出信号由被配置为对来自串行总线的串行化数据进行采样的解串器电路使用。该输入时钟信号是从该串行总线接收的。
9、在一个示例中，多路复用器被配置为从该相位旋转器电路接收相位调整的时钟信号，选择这些相位调整的时钟信号中的两个相位调整的时钟信号，并且将所选择的两个相位调整的时钟信号耦合到该倍频器电路。
本文档来自技高网...
【技术保护点】
1.一种时钟生成电路，包括：
2.根据权利要求1所述的时钟生成电路，其中所述相位发生器包括延迟锁定环，在所述延迟锁定环中，所述输入时钟信号耦合到多个延迟元件。
3.根据权利要求2所述的时钟生成电路，其中所述多个延迟元件包括八个延迟元件，并且所述延迟锁定环向所述相位旋转器电路提供具有不同相移的九个中间时钟信号。
4.根据权利要求1所述的时钟生成电路，其中所述相位旋转器电路包括：
5.根据权利要求4所述的时钟生成电路，其中所述第一相位调整的时钟信号的相位位于由所述第一中间时钟信号和所述第二中间时钟信号的相位界定的范围内并且由所述第一多个开关中的闭合开关的数量和所述第二多个开关中的闭合开关的数量确定。
6.根据权利要求1所述的时钟生成电路，其中所述倍频器电路包括：
7.根据权利要求6所述的时钟生成电路，其中所述第一相位调整的时钟信号和所述第二相位调整的时钟信号具有90°相位差。
8.根据权利要求1所述的时钟生成电路，其中所述正交时钟生成电路包括注入锁定振荡器。
9.根据权利要求1所述的时钟生成电路，其中所述四个输出信号由被配置为对来自串行总线的串行化数据进行采样的解串器电路使用。
10.根据权利要求9所述的时钟生成电路，其中所述输入时钟信号是从所述串行总线接收的。
11.根据权利要求1所述的时钟生成电路，还包括：多路复用器，所述多路复用器被配置为从所述相位旋转器电路接收相位调整的时钟信号。
12.根据权利要求11所述的时钟生成电路，其中所述多路复用器被进一步配置为：
13.一种装置，包括：
14.根据权利要求13所述的装置，其中用于生成多个中间时钟信号的所述构件包括延迟锁定环，所述延迟锁定环被配置为将所述输入时钟信号耦合到多个延迟元件。
15.根据权利要求14所述的装置，其中所述多个延迟元件包括八个延迟元件，并且所述延迟锁定环向相位旋转器电路提供具有不同相移的九个中间时钟信号。
16.根据权利要求13所述的装置，其中用于生成相位调整的时钟信号的所述构件包括相位旋转器电路，所述相位旋转器电路包括：
17.根据权利要求16所述的装置，其中所述第一相位调整的时钟信号的所述相位位于由所述第一中间时钟信号和所述第二中间时钟信号的相位界定的范围内并且由所述第一多个开关中的闭合开关的数量和所述第二多个开关中的闭合开关的数量确定。
18.根据权利要求13所述的装置，其中所述倍频器电路包括：
19.根据权利要求18所述的装置，其中所述第一相位调整的时钟信号和所述第二相位调整的时钟信号具有90°相位差。
20.根据权利要求13所述的装置，其中所述正交时钟生成电路包括注入锁定振荡器。
21.根据权利要求13所述的装置，其中所述四个输出信号由被配置为对来自串行总线的串行化数据进行采样的解串器电路使用。
22.根据权利要求21所述的装置，其中所述输入时钟信号是从所述串行总线接收的。
23.根据权利要求13所述的装置，还包括：
24.一种用于提供多个同相和正交信号的方法，包括：
25.根据权利要求24所述的方法，其中所述相位发生器包括延迟锁定环，所述延迟锁定环被配置为将所述输入时钟信号耦合到多个延迟元件。
26.根据权利要求25所述的方法，其中所述多个延迟元件包括八个延迟元件，并且所述延迟锁定环向所述相位旋转器电路提供具有不同相移的九个中间时钟信号。
27.根据权利要求24所述的方法，其中所述相位旋转器电路包括：
28.根据权利要求27所述的方法，其中所述第一相位调整的时钟信号的相位位于由所述第一中间时钟信号和所述第二中间时钟信号的相位界定的范围内并且由所述第一多个开关中的闭合开关的数量和所述第二多个开关中的闭合开关的数量确定。
29.根据权利要求27所述的方法，还包括：
30.根据权利要求24所述的方法，其中所述倍频器电路包括：
31.根据权利要求30所述的方法，其中所述第一相位调整的时钟信号和所述第二相位调整的时钟信号具有90°相位差。
32.根据权利要求24所述的方法，其中所述正交时钟生成电路包括注入锁定振荡器。
33.根据权利要求24所述的方法，其中所述四个输出信号由被配置为对来自串行总线的串行化数据进行采样的解串器电路使用。
34.根据权利要求33所述的方法，其中所述输入时钟信号是从所述串行总线接收的。
35.根据权利要求24所述的方法，还包括...
【技术特征摘要】
【国外来华专利技术】
1.一种时钟生成电路，包括：
2.根据权利要求1所述的时钟生成电路，其中所述相位发生器包括延迟锁定环，在所述延迟锁定环中，所述输入时钟信号耦合到多个延迟元件。
3.根据权利要求2所述的时钟生成电路，其中所述多个延迟元件包括八个延迟元件，并且所述延迟锁定环向所述相位旋转器电路提供具有不同相移的九个中间时钟信号。
4.根据权利要求1所述的时钟生成电路，其中所述相位旋转器电路包括：
5.根据权利要求4所述的时钟生成电路，其中所述第一相位调整的时钟信号的相位位于由所述第一中间时钟信号和所述第二中间时钟信号的相位界定的范围内并且由所述第一多个开关中的闭合开关的数量和所述第二多个开关中的闭合开关的数量确定。
6.根据权利要求1所述的时钟生成电路，其中所述倍频器电路包括：
7.根据权利要求6所述的时钟生成电路，其中所述第一相位调整的时钟信号和所述第二相位调整的时钟信号具有90°相位差。
8.根据权利要求1所述的时钟生成电路，其中所述正交时钟生成电路包括注入锁定振荡器。
9.根据权利要求1所述的时钟生成电路，其中所述四个输出信号由被配置为对来自串行总线的串行化数据进行采样的解串器电路使用。
10.根据权利要求9所述的时钟生成电路，其中所述输入时钟信号是从所述串行总线接收的。
11.根据权利要求1所述的时钟生成电路，还包括：多路复用器，所述多路复用器被配置为从所述相位旋转器电路接收相位调整的时钟信号。
12.根据权利要求11所述的时钟生成电路，其中所述多路复用器被进一步配置为：
13.一种装置，包括：
14.根据权利要求13所述的装置，其中用于生成多个中间时钟信号的所述构件包括延迟锁定环，所述延迟锁定环被配置为将所述输入时钟信号耦合到多个延迟元件。
15.根据权利要求14所述的装置，其中所述多个延迟元件包括八个延迟元件，并且所述延迟锁定环向相位旋转器电路提供具有不同相移的九个中间时钟信号。
16.根据权利要求13所述的装置，其中用于生成相位调整的时钟信号的所述构件包括相位旋转器电路，所述相位旋转器电路包括：
17.根据权利要求16所述的装置，其中所述第一相位调整的时钟信号的所述相位位于由所述第一中间时钟信号和所述第...
【专利技术属性】
技术研发人员：J·叶，孙博，C·钟，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。