【技术实现步骤摘要】
本专利技术属于时钟同步，具体涉及一种时钟同步电路、系统及方法。
技术介绍
1、开关电源是一种依赖时钟工作的芯片，其工作过程中会驱动功率管按时钟频率动作。当系统需要一个开关电源时，其时钟信号一般由内部振荡器产生，通常可以靠外接电阻设定时钟工作频率。当系统需要多个开关电源同时工作时，可能存在多个时钟工作频率，导致开关电源出现emi(electromagnetic interference，电磁干扰)。为降低其emi影响，需要实现所有开关电源同步同频工作，这就需要芯片具有接收外部时钟信号并使内部工作频率与之同步的功能。
2、因此，针对上述技术问题，有必要提供一种新型的时钟同步实现方案。
3、公开于该
技术介绍
部分的信息仅仅旨在增加对本专利技术的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
技术实现思路
1、本专利技术的目的在于提供一种时钟同步电路、系统及方法，其能够接收外部时钟信号并获得与外部时钟信号相同频率与占空比的时钟信号。
2、为了实现上述目的，本专利技术一具体实施例提供的技术方案如下：
3、一种时钟同步电路，包括：
4、时钟信号耦合模块，包括第一电容单元和第二电容单元，所述第一电容单元用于基于第一时钟信号的边沿跳变获得第一表征信号，所述第二电容单元基于第一时钟信号的边沿跳变获得第二表征信号；
5、比较模块，用于基于第一表征信号和第一基准电位获得第一脉冲信号
6、时钟信号复原模块，用于基于第一脉冲信号和第二脉冲信号获得第二时钟信号。
7、在本专利技术的一个或多个实施例中，所述第一电容单元包括第一电容和第二电容，所述第一电容的第一端与电源电压相连，所述第一电容的第二端与第二电容的第一端相连，所述第一电容的第二端用于输出第一表征信号，所述第二电容的第二端用于输入第一时钟信号；
8、所述第二电容单元包括第三电容和第四电容，所述第三电容的第一端与第一电容单元相连，所述第三电容的第一端用于输入第一时钟信号，所述第三电容的第二端与第四电容的第一端相连，所述第三电容的第二端用于输出第二表征信号，所述第四电容的第二端与参考电位相连。
9、在本专利技术的一个或多个实施例中，所述比较模块包括：
10、第一比较单元，用于比较第一表征信号与第一基准电位以获得第一脉冲信号；
11、第二比较单元，用于比较第二表征信号与第二基准电位以获得第二脉冲信号。
12、在本专利技术的一个或多个实施例中，所述时钟信号耦合模块还包括钳位单元，所述钳位单元与第一电容单元、第二电容单元以及比较模块相连，所述钳位单元用于将第一表征信号的最大值钳位在第一电位，并将第二表征信号的最小值钳位在第二电位。
13、在本专利技术的一个或多个实施例中，所述钳位单元包括：
14、第一钳位单元，包括第一控制模块和第一钳位模块；
15、第二钳位单元，包括第二控制模块和第二钳位模块；
16、所述第一控制模块与第二电容单元以及第一钳位模块相连，所述第一钳位模块与电源电压以及第一电容单元相连，所述第一控制模块用于基于第二表征信号控制第一钳位模块以将第一表征信号的最大值钳位在电源电压；
17、所述第二控制模块与第一电容单元以及第二钳位模块相连，所述第二钳位模块与参考电位以及第二电容单元相连，所述第二控制模块用于基于第一表征信号控制第二钳位模块以将第二表征信号的最小值钳位在参考电位。
18、在本专利技术的一个或多个实施例中，所述第一控制模块包括第一晶体管，所述第一钳位模块包括第二晶体管和第一电阻；
19、所述第一晶体管的第一端与参考电位相连，所述第一晶体管的第二端与第一钳位模块相连，所述第一晶体管的控制端与第二电容单元相连；所述第二晶体管的第一端以及第一电阻的第一端与电源电压相连，所述第二晶体管的第二端与比较模块以及第一电容单元相连，所述第二晶体管的控制端以及第一电阻的第二端与第一晶体管的第二端相连；和/或
20、所述第二控制模块包括第三晶体管，所述第二钳位模块包括第三晶体管和第二电阻；
21、所述第三晶体管的第一端与电源电压相连，所述第三晶体管的第二端与第二钳位模块相连，所述第三晶体管的控制端与第一电容单元相连；所述第四晶体管的第一端以及第二电阻的第一端与参考电位相连，所述第四晶体管的第二端与比较模块以及第二电容单元相连，所述第四晶体管的控制端以及第二电阻的第二端与第三晶体管的第二端相连。
22、在本专利技术的一个或多个实施例中，所述电路还包括：
23、抗干扰模块，用于过滤脉冲宽度小于设定值的第二时钟信号；和/或，
24、时钟稳定模块，所述时钟稳定模块包括计数器、计数判断逻辑单元和输出使能逻辑单元，所述计数器以及输出使能逻辑单元的第一输入端与时钟信号复原模块相连，所述计数判断逻辑单元与计数器以及输出使能逻辑单元的第二输入端相连，所述时钟稳定模块用于控制第二时钟信号驱动计数器计数到设定值以后，计数判断逻辑单元输出第一使能信号以使输出使能逻辑单元输出第三时钟信号。
25、本专利技术还公开了一种时钟同步电路系统，包括芯片和时钟信号产生电路，所述芯片包括如任一时钟同步电路实施方式所述的时钟同步电路和第一引脚，所述时钟同步电路与第一引脚相连以控制芯片实现时钟同步功能；
26、所述时钟信号产生电路与第一引脚相连，所述时钟信号产生电路用于产生第一时钟信号。
27、在本专利技术的一个或多个实施例中，所述系统还包括分压电路，所述分压电路与第一引脚相连，所述分压电路用于为芯片提供使能信号。
28、本专利技术还公开了一种时钟同步方法，所述方法包括：
29、基于第一时钟信号的边沿跳变分别获得第一表征信号和第二表征信号；
30、基于第一表征信号和第一基准电位获得第一脉冲信号，并基于第二表征信号和第二基准电位获得第二脉冲信号；
31、基于第一脉冲信号和第二脉冲信号获得第二时钟信号。
32、与现有技术相比，本专利技术的时钟同步电路、系统及方法，通过时钟信号耦合模块将第一时钟信号转换为第一表征信号和第二表征信号并进行阈值比较，最后通过时钟信号复原模块获得与第一时钟信号相同频率与占空比的第二时钟信号。本专利技术提供的时钟同步电路不仅可以用于开关电源，还可以应用于其他需要时钟接收、恢复、整形的芯片中。通过本专利技术还可以实现芯片引脚复用，实现芯片的使能功能与时钟同步功能复用引脚的同时，保证引脚上用来使能芯片的直流电平与输入同步时钟的交流信号不会相互干扰，本专利技术降低了芯片成本和封装复杂度，提高了芯片的易用程度。此外本专利技术通过钳位单元使得第一表征信号和第二表征信号的电压都维持在参考电压和电源电压之间，避免出现过压条件损害电路可靠性，同时控制第一表征信号和第二表征信号s2开始耦合的初始电压，保证两本文档来自技高网...
【技术保护点】
1.一种时钟同步电路，其特征在于，包括：
2.根据权利要求1所述的时钟同步电路，其特征在于，所述第一电容单元包括第一电容和第二电容，所述第一电容的第一端与电源电压相连，所述第一电容的第二端与第二电容的第一端相连，所述第一电容的第二端用于输出第一表征信号，所述第二电容的第二端用于输入第一时钟信号；
3.根据权利要求1所述的时钟同步电路，其特征在于，所述比较模块包括：
4.根据权利要求1所述的时钟同步电路，其特征在于，所述时钟信号耦合模块还包括钳位单元，所述钳位单元与第一电容单元、第二电容单元以及比较模块相连，所述钳位单元用于将第一表征信号的最大值钳位在第一电位，并将第二表征信号的最小值钳位在第二电位。
5.根据权利要求4所述的时钟同步电路，其特征在于，所述钳位单元包括：
6.根据权利要求5所述的时钟同步电路，其特征在于，所述第一控制模块包括第一晶体管，所述第一钳位模块包括第二晶体管和第一电阻；
7.根据权利要求1所述的时钟同步电路，其特征在于，所述电路还包括：
8.一种时钟同步电路系统，其特征在于，
9.根据权利要求8所述的时钟同步电路系统，其特征在于，所述系统还包括分压电路，所述分压电路与第一引脚相连，所述分压电路用于为芯片提供使能信号。
10.一种时钟同步方法，其特征在于，所述方法包括：
...【技术特征摘要】
1.一种时钟同步电路，其特征在于，包括：
2.根据权利要求1所述的时钟同步电路，其特征在于，所述第一电容单元包括第一电容和第二电容，所述第一电容的第一端与电源电压相连，所述第一电容的第二端与第二电容的第一端相连，所述第一电容的第二端用于输出第一表征信号，所述第二电容的第二端用于输入第一时钟信号；
3.根据权利要求1所述的时钟同步电路，其特征在于，所述比较模块包括：
4.根据权利要求1所述的时钟同步电路，其特征在于，所述时钟信号耦合模块还包括钳位单元，所述钳位单元与第一电容单元、第二电容单元以及比较模块相连，所述钳位单元用于将第一表征信号的最大值钳位在第一电位，并将第二表征信号的最小值钳位在第二电位。
5.根据权利要求4所述的时...
【专利技术属性】
技术研发人员：冯翰雪，郭雨佳，
申请(专利权)人：思瑞浦微电子科技上海有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。