System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及半导体,具体而言涉及一种半导体器件及其制造方法。
技术介绍
1、对于结构中具有空腔的半导体器件,在制造过程中,空腔的尺寸(例如,一维尺寸、面积、体积等)无法精准控制,导致以下问题:(1)当空腔高度过低时,压电薄膜因应力原因引起的翘曲,会接触到空腔底部,导致性能下降甚至功能失效;(2)释放孔贯穿压电薄膜,导致薄膜的不完整性,并对其性能产生一定的影响。
2、针对上述问题,本专利技术提供了一种新的半导体器件及其制造方法。
技术实现思路
1、在
技术实现思路
部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
2、本专利技术提供了一种半导体器件的制造方法,包括:
3、提供半导体衬底,所述半导体衬底包括相对设置的第一表面和第二表面;
4、在所述半导体衬底的第一表面上依次形成隔离层和牺牲层,所述牺牲层用于形成空腔;
5、在所述牺牲层中形成隔离结构,所述隔离结构包围所述牺牲层中用于形成所述空腔的区域;
6、在所述牺牲层上形成敏感层薄膜;
7、蚀刻所述半导体衬底的第二表面以形成贯穿所述半导体衬底和所述隔离层的释放通孔,以露出所述牺牲层;
8、去除所述牺牲层,以使所述隔离结构包围的区域形成空腔;
9、填充所述释放通孔
10、示例性地,所述隔离结构为大马士革结构或倒l形结构,所述大马士革结构或倒l形结构包括连通的沟槽部分和通孔部分,并且所述通孔部分的宽度小于所述沟槽部分的宽度,形成所述隔离结构的方法包括:
11、在所述牺牲层上形成图案化的第一掩膜层;
12、以所述图案化的第一掩膜层为掩膜蚀刻所述牺牲层,以形成贯穿所述牺牲层的第一开口,所述第一开口用于形成所述通孔部分;
13、去除所述第一掩膜层,形成第二掩膜层,并图案化所述第二掩膜层;
14、以所述图案化的第二掩膜层为掩膜蚀刻所述牺牲层,以形成在所述牺牲层中第二开口,所述第二开口用于形成所述沟槽部分,所述第二开口与所述第一开口连通,并且所述第一开口的宽度小于所述第二开口的宽度;
15、去除所述第二掩膜层;
16、在所述第一开口和所述第二开口中填充隔离材料。
17、示例性地,所述释放通孔的位置与所述通孔部分的位置在竖直方向上对应并且与所述沟槽部分的位置在竖直方向上错开,以露出隔离结构包围的牺牲层。
18、示例性地,所述敏感层薄膜包括压电薄膜。
19、示例性地,在形成所述压电薄膜之前还包括形成下电极的步骤,并且在形成所述压电薄膜之后还包括形成上电极的步骤:
20、在所述牺牲层上形成下电极材料层,图案化所述下电极材料层以形成下电极;
21、形成覆盖所述牺牲层以及所述下电极的压电薄膜;
22、在所述压电薄膜上形成上电极材料层,图案化所述上电极材料层以形成上电极。
23、示例性地,在蚀刻所述半导体衬底的第二表面以形成贯穿所述半导体衬底和所述隔离层的释放通孔之前,还包括:
24、背面减薄所述半导体衬底;
25、在所述半导体衬底的第二表面上形成硬掩模层。
26、示例性地,在去除所述牺牲层之前,还包括步骤:
27、在所述释放通孔的侧壁和底部形成介质层;
28、执行各向异性刻蚀去除位于所述释放通孔底部的介质层,以露出所述牺牲层。
29、示例性地,在填充所述释放通孔之前,还包括将所述半导体器件置于真空环境中的步骤,填充所述释放通孔以得到真空空腔。
30、示例性地,所述隔离层以及所述隔离结构的材料为sio2,所述牺牲层的材料为si。
31、本专利技术还提供了一种半导体器件,包括:
32、半导体衬底,所述半导体衬底包括相对设置的第一表面和第二表面;
33、所述半导体衬底的第一表面上依次形成有隔离层、牺牲层和敏感层薄膜,其中,所述牺牲层中形成有隔离结构,所述隔离结构包围的区域为空腔;
34、贯穿所述半导体衬底和所述隔离层形成有与所述空腔连通的释放通孔,所述释放通孔与所述空腔中露出的敏感层薄膜在竖直方向上错开,所述释放通孔中填充有填充材料,所述空腔为真空空腔。
35、根据本专利技术提供的半导体器件及其制造方法,通过先在牺牲层内形成隔离结构,然后从背面形成释放通孔以去除隔离结构内的牺牲层从而形成空腔,不仅保证了空腔的尺寸与设计尺寸基本一致,而且避免了释放通孔对压电薄膜整体结构的破坏,降低了制造成本,提高了器件性能。
本文档来自技高网...【技术保护点】
1.一种半导体器件的制造方法,其特征在于,包括:
2.如权利要求1所述的制造方法,其特征在于,所述隔离结构为大马士革结构或倒L形结构,所述大马士革结构或倒L形结构包括连通的沟槽部分和通孔部分,并且所述通孔部分的宽度小于所述沟槽部分的宽度,形成所述隔离结构的方法包括:
3.如权利要求2所述的制造方法,其特征在于,所述释放通孔的位置与所述通孔部分的位置在竖直方向上对应并且与所述沟槽部分的位置在竖直方向上错开,以露出隔离结构包围的牺牲层。
4.如权利要求1所述的制造方法,其特征在于,所述敏感层薄膜包括压电薄膜。
5.如权利要求4所述的制造方法,其特征在于,在形成所述压电薄膜之前还包括形成下电极的步骤,并且在形成所述压电薄膜之后还包括形成上电极的步骤:
6.如权利要求1所述的制造方法,其特征在于,在蚀刻所述半导体衬底的第二表面以形成贯穿所述半导体衬底和所述隔离层的释放通孔之前,还包括:
7.如权利要求1所述的制造方法,其特征在于,在去除所述牺牲层之前,还包括步骤:
8.如权利要求1所述的制造方法,其特征在
9.如权利要求1所述的制造方法,其特征在于,所述隔离层以及所述隔离结构的材料为SiO2,所述牺牲层的材料为Si。
10.一种半导体器件,其特征在于,包括:
...【技术特征摘要】
1.一种半导体器件的制造方法,其特征在于,包括:
2.如权利要求1所述的制造方法,其特征在于,所述隔离结构为大马士革结构或倒l形结构,所述大马士革结构或倒l形结构包括连通的沟槽部分和通孔部分,并且所述通孔部分的宽度小于所述沟槽部分的宽度,形成所述隔离结构的方法包括:
3.如权利要求2所述的制造方法,其特征在于,所述释放通孔的位置与所述通孔部分的位置在竖直方向上对应并且与所述沟槽部分的位置在竖直方向上错开,以露出隔离结构包围的牺牲层。
4.如权利要求1所述的制造方法,其特征在于,所述敏感层薄膜包括压电薄膜。
5.如权利要求4所述的制造方法,其特征在于,在形成所述压电薄膜之前还包括形成下电...
【专利技术属性】
技术研发人员:康晓旭,郭佳惠,高晋文,陆原,王晋,
申请(专利权)人:润芯感知科技南昌有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。