超结半导体器件及其制造方法技术

本发明专利技术提供一种超结半导体器件及其制造方法，超结半导体器件包括：衬底；第一外延层和第二外延层，形成于衬底上，第二外延层包括多层堆叠的子外延层，第一外延层比第二外延层更靠近衬底，或者，第二外延层比第一外延层更靠近衬底；沟槽填充结构和离子掺杂区，沟槽填充结构形成于第一外延层中，离子掺杂区形成于第二外延层中，沟槽填充结构包括掺杂的外延材料，沟槽填充结构与离子掺杂区至少部分对准，沟槽填充结构和离子掺杂区构成第一导电类型柱，相邻沟槽填充结构之间的第一外延层以及相邻离子掺杂区之间的第二外延层构成第二导电类型柱。本发明专利技术的技术方案使得在提高耐压的同时，还能够降低工艺成本且缩小器件尺寸。

【技术实现步骤摘要】

本专利技术涉及半导体，特别涉及一种超结半导体器件及其制造方法。

技术介绍

1、超结半导体器件采用多个p型柱和n型柱的交替结构作为漂移区，在反向电压击穿之前，p型柱和n型柱能够完全耗尽，漂移区相当于本征外延层，使得耐压仅和外延层厚度有关，而和外延层掺杂浓度无关，这样使得漂移区可以具有很浓的掺杂浓度，从而大大降低了导通电阻。

2、超结半导体器件可以通过多层外延堆叠工艺形成，多层外延堆叠工艺可以通过光刻定义cd的大小，然而工艺过程中的离子注入、外延沉积和光刻cd的波动都会引起p型柱和n型柱的失配，从而导致耐压的下降；而且，如果想要提高耐压，多层外延堆叠工艺需要进行更多次的外延沉积/光刻/离子注入，大大增加了工艺成本。

3、或者，超结半导体器件也可以通过深沟槽填充的工艺形成，对于深沟槽超结，深宽比是一个关键参数，若深宽比过大，会影响外延在深沟槽中的填充形貌，在深沟槽结构中产生细缝或空洞，影响耐压平衡曲线，因此，很难通过增加沟槽深度来提高器件耐压；同时，深沟槽超结元胞宽度也受到深宽比限制，很难做到更小宽度。

4、因此，如何在提高超本文档来自技高网...

【技术保护点】

1.一种超结半导体器件，其特征在于，包括：

2.如权利要求1所述的超结半导体器件，其特征在于，所述沟槽填充结构与所述离子掺杂区之间间隔有部分厚度的所述第一外延层。

3.如权利要求1所述的超结半导体器件，其特征在于，所述第一导电类型柱的导电类型为P型，所述第二导电类型柱的导电类型为N型。

4.如权利要求1所述的超结半导体器件，其特征在于，所述超结半导体器件还包括：

5.如权利要求1所述的超结半导体器件，其特征在于，所述超结半导体器件还包括：

6.如权利要求1所述的超结半导体器件，其特征在于，部分层的所述子外延层中形成有对准标记。<...

【技术特征摘要】

1.一种超结半导体器件，其特征在于，包括：

2.如权利要求1所述的超结半导体器件，其特征在于，所述沟槽填充结构与所述离子掺杂区之间间隔有部分厚度的所述第一外延层。

3.如权利要求1所述的超结半导体器件，其特征在于，所述第一导电类型柱的导电类型为p型，所述第二导电类型柱的导电类型为n型。

4.如权利要求1所述的超结半导体器件，其特征在于，所述超结半导体器件还包括：

5.如权利要求1所述的超结半导体器件，其特征在于，所述超结半...

【专利技术属性】
技术研发人员：张耀权，韩廷瑜，梁路，
申请(专利权)人：芯联越州集成电路制造绍兴有限公司，
类型：发明
国别省市：