【技术实现步骤摘要】
本专利技术构思涉及一种半导体器件。
技术介绍
1、用于增加半导体器件的集成密度的缩放方案(scaling scheme)一般性地提出了多栅极晶体管，在多栅极晶体管中，在衬底上形成鳍或纳米线形状的多沟道有源图案(或硅体)，并且在该多沟道有源图案上形成栅极。
2、因为此类多栅极晶体管使用三维沟道，所以晶体管可以容易地缩放。此外，可以在不增加多栅极晶体管的栅极长度的情况下增加多栅极晶体管的电流控制能力。此外，多栅极晶体管可以有效地抑制沟道区的电位受漏极电压影响的短沟道效应(short channeleffect，sce)。
3、随着半导体器件的节距尺寸减小，目前正在进行研究减小接触之间的电容并且确保半导体器件中的电稳定性。
技术实现思路
1、根据本专利技术构思的实施例，一种半导体器件包括：衬底，所述衬底包括上表面和与所述上表面相反的下表面；有源图案，所述有源图案设置在所述衬底的上表面上并且在第一方向上延伸；场绝缘膜，所述场绝缘膜设置在所述衬底的上表面上并且覆盖所述有源图案...
【技术保护点】
1.一种半导体器件，所述半导体器件包括：
2.根据权利要求1所述的半导体器件，其中，随着所述沟槽在从所述衬底的下表面朝向所述衬底的上表面的方向上延伸，所述沟槽在第二方向上的宽度逐渐增大，然后减小。
3.根据权利要求1所述的半导体器件，其中，随着所述沟槽在从所述衬底的下表面朝向所述衬底的上表面的方向上延伸，所述沟槽在所述第一方向上的宽度逐渐增大，然后减小。
4.根据权利要求1所述的半导体器件，其中，所述场绝缘膜与所述金属图案之间的界面朝向所述电源轨凸出。
5.根据权利要求1所述的半导体器件，所述半导体器件还包括：
<...【技术特征摘要】
1.一种半导体器件，所述半导体器件包括：
2.根据权利要求1所述的半导体器件，其中，随着所述沟槽在从所述衬底的下表面朝向所述衬底的上表面的方向上延伸，所述沟槽在第二方向上的宽度逐渐增大，然后减小。
3.根据权利要求1所述的半导体器件，其中，随着所述沟槽在从所述衬底的下表面朝向所述衬底的上表面的方向上延伸，所述沟槽在所述第一方向上的宽度逐渐增大，然后减小。
4.根据权利要求1所述的半导体器件，其中，所述场绝缘膜与所述金属图案之间的界面朝向所述电源轨凸出。
5.根据权利要求1所述的半导体器件，所述半导体器件还包括：
6.根据权利要求5所述的半导体器件，其中，所述电源轨通路的至少一部分在与所述第一方向相交的第二方向上与所述衬底交叠。
7.根据权利要求5所述的半导体器件，所述半导体器件还包括：
8.根据权利要求7所述的半导体器件，其中，所述源极/漏极图案的上表面与所述电源轨通路的上表面基本上共面。
9.根据权利要求1所述的半导体器件，其中，随着所述沟槽的侧壁在从所述衬底的下表面朝向所述衬底的上表面的方向上延伸，所述沟槽的侧壁的斜率逐渐减小，然后增大。
10.根据权利要求1所...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。