【技术实现步骤摘要】
本专利技术涉及半导体芯片，更为具体地说，涉及一种半导体芯片静电释放结构及半导体封装结构。
技术介绍
1、静电释放(electro static discharge，esd)是一种客观存在的自然现象，会对电子产品造成的破坏和损伤，是电子产品质量最大的潜在杀手，也成为电子产品质量控制的一项重要内容，所以在集成电路设计和制造中都会特别注意静电释放保护电路的设计。对于半导体芯片而言，esd是一个非常严重的问题，因为静电放电可能导致瞬态电压超过半导体芯片的设定的承受能力，进而引起半导体芯片的性能降低甚至导致其损坏，因此半导体芯片中一般设置有静电释放结构。
2、通常消费类半导体芯片的hbm(human body model，人体放电模型)等级要求是2kv，而车规类芯片的hbm等级要求要达到4kv甚至更高的8kv。为了提高半导体芯片的静电释放能力，现有通常采用的方式为增加静电释放结构的尺寸及减小静电释放通路中线路的阻抗，但是，增加静电释放结构的尺寸会导致半导体芯片的版图面积增大，而通过增加线路的线宽来减小阻抗同样会导致半导体芯片的版图面积增大，不利于半导体芯片的小型化。
技术实现思路
1、有鉴于此，本专利技术提供了一种半导体芯片静电释放结构及半导体封装结构，有效解决了现有技术存在的技术问题，在提高半导体芯片的静电释放能力的基础上，能够灵活设计半导体芯片的版图面积，有利于半导体芯片的小型化。
2、为实现上述目的，本专利技术提供的技术方案如下：
3、一种半导体芯片
4、裸露于半导体芯片外界的多个信号引脚和多个静电释放引脚；
5、多个可控静电释放单元，任意一个所述信号引脚与至少一个所述可控静电释放单元的输入端电连接，所述可控静电释放单元的输出端与至少一个所述静电释放引脚电连接，其中，不同所述信号引脚电连接的所述可控静电释放单元不同，所述静电释放引脚打线外接静电释放构造；
6、以及，逻辑控制单元，所述可控静电释放单元的控制端与所述逻辑控制单元电连接。
7、可选的，所述任意一个所述信号引脚与一个所述可控静电释放单元的输入端电连接，所述可控静电释放单元的输出端与一个所述静电释放引脚电连接。
8、可选的，所述信号引脚包括电源信号引脚，所述电源信号引脚与至少一个所述可控静电释放单元的输入端电连接。
9、可选的，所述半导体芯片静电释放结构包括：裸露于半导体芯片外界的电源信号引脚，所述电源信号引脚未与所述可控静电释放单元的输入端电连接。
10、相应的，本专利技术还提供了一种半导体封装结构，所述半导体封装结构包括：
11、半导体芯片，所述半导体芯片包括芯片静电释放结构，所述芯片静电释放结构包括：裸露于所述半导体芯片外界的多个信号引脚和多个静电释放引脚；多个可控静电释放单元，任意一个所述信号引脚与至少一个所述可控静电释放单元的输入端电连接，所述可控静电释放单元的输出端与至少一个所述静电释放引脚电连接，其中，不同所述信号引脚电连接的所述可控静电释放单元不同；以及，逻辑控制单元，所述可控静电释放单元的控制端与所述逻辑控制单元电连接；
12、以及，位于所述半导体芯片外侧的封装框架，所述封装框架包括：多个外接引脚，一个所述信号引脚与一个所述外接引脚打线连接；静电释放构造，所述静电释放引脚与所述静电释放构造打线连接。
13、可选的，所述任意一个所述信号引脚与一个所述可控静电释放单元的输入端电连接，所述可控静电释放单元的输出端与一个所述静电释放引脚电连接。
14、可选的，所述信号引脚包括电源信号引脚，所述电源信号引脚与至少一个所述可控静电释放单元的输入端电连接。
15、可选的，所述半导体芯片包括：裸露于所述半导体芯片外界的电源信号引脚，所述电源信号引脚未与所述可控静电释放单元的输入端电连接。
16、可选的，所述静电释放构造包括接地框架。
17、可选的，所述接地框架呈环绕所述半导体芯片设置；
18、所述接地框架包括多个开口，所述外接引脚位于所述开口处，且所述接地框架在所述开口处的部分与所述外接引脚之间具有间隙。
19、相较于现有技术，本专利技术提供的技术方案至少具有以下优点：
20、本专利技术提供了一种半导体芯片及半导体封装结构，所述半导体芯片包括：裸露于半导体芯片外界的多个信号引脚和多个静电释放引脚；多个可控静电释放单元，任意一个所述信号引脚与至少一个所述可控静电释放单元的输入端电连接，所述可控静电释放单元的输出端与至少一个所述静电释放引脚电连接，其中，不同所述信号引脚电连接的所述可控静电释放单元不同，所述静电释放引脚打线外接静电释放构造；以及，逻辑控制单元，所述可控静电释放单元的控制端与所述逻辑控制单元电连接。
21、由上述内容可知，本专利技术提供的技术方案，将半导体芯片的可控静电释放单元通过打线外接至半导体封装结构的静电释放构造上，通过静电释放构造来提高半导体芯片的静电释放能力，同时利用打线以及半导体封装结构的静电释放构造的小电阻特性来减小静电释放通路的阻抗，进一步提高半导体芯片的静电释放能力。因此，在提高半导体芯片的静电释放能力的基础上，可以灵活设计可控静电释放单元的版图面积，使得半导体芯片的版图面积仅仅受限于核心功能部件的版图面积，达到灵活设计半导体芯片的目的，有利于半导体芯片的小型化。
本文档来自技高网...【技术保护点】
1.一种半导体芯片静电释放结构，其特征在于，所述半导体芯片静电释放结构包括：
2.根据权利要求1所述的半导体芯片静电释放结构，其特征在于，所述任意一个所述信号引脚与一个所述可控静电释放单元的输入端电连接，所述可控静电释放单元的输出端与一个所述静电释放引脚电连接。
3.根据权利要求1所述的半导体芯片静电释放结构，其特征在于，所述信号引脚包括电源信号引脚，所述电源信号引脚与至少一个所述可控静电释放单元的输入端电连接。
4.根据权利要求1所述的半导体芯片静电释放结构，其特征在于，所述半导体芯片静电释放结构包括：裸露于半导体芯片外界的电源信号引脚，所述电源信号引脚未与所述可控静电释放单元的输入端电连接。
5.一种半导体封装结构，其特征在于，所述半导体封装结构包括：
6.根据权利要求5所述的半导体封装结构，其特征在于，所述任意一个所述信号引脚与一个所述可控静电释放单元的输入端电连接，所述可控静电释放单元的输出端与一个所述静电释放引脚电连接。
7.根据权利要求5所述的半导体封装结构，其特征在于，所述信号引脚包括电源信号引
8.根据权利要求5所述的半导体封装结构，其特征在于，所述芯片静电释放结构包括：裸露于所述半导体芯片外界的电源信号引脚，所述电源信号引脚未与所述可控静电释放单元的输入端电连接。
9.根据权利要求5所述的半导体封装结构，其特征在于，所述静电释放构造包括接地框架。
10.根据权利要求9所述的半导体封装结构，其特征在于，所述接地框架呈环绕所述半导体芯片设置；
...【技术特征摘要】
1.一种半导体芯片静电释放结构，其特征在于，所述半导体芯片静电释放结构包括：
2.根据权利要求1所述的半导体芯片静电释放结构，其特征在于，所述任意一个所述信号引脚与一个所述可控静电释放单元的输入端电连接，所述可控静电释放单元的输出端与一个所述静电释放引脚电连接。
3.根据权利要求1所述的半导体芯片静电释放结构，其特征在于，所述信号引脚包括电源信号引脚，所述电源信号引脚与至少一个所述可控静电释放单元的输入端电连接。
4.根据权利要求1所述的半导体芯片静电释放结构，其特征在于，所述半导体芯片静电释放结构包括：裸露于半导体芯片外界的电源信号引脚，所述电源信号引脚未与所述可控静电释放单元的输入端电连接。
5.一种半导体封装结构，其特征在于，所述半导体封装结构包括：
...
【专利技术属性】
技术研发人员：费伟斌，唐荣荣，石璇宇，晏进喜，刘伟，邵智勇，王智国，
申请(专利权)人：安徽聆思智能科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。