【技术实现步骤摘要】
本专利技术涉及fpga算法加速领域，尤其涉及在联邦学习paillier算法提供加速处理方案与算力支持。
技术介绍
1、在传统联邦学习方向，联邦学习的神经网络推理以及paillier加密算法部署于gpu上，神经网络的推理本身就需要大量的算力，paillier加密系统涉及大数的模乘等运算也会引入引入了大量算力的开销，并且这些开销是可以利用专用电路进行弥补与加速的。
2、fpga(field programmable gatearray)，全称为现场可编程逻辑门阵列，是一种可以根据需求对底层电路结构进行设计更新的芯片，在通信、图像处理等领域拥有广泛的应用。gpu通常拥有大量的处理单元，并行处理能力强，适合处理大规模数据并发计算。fpga则更擅长于特定类型的计算任务，可以通过精细的硬件级别优化实现更高的性能。这两种性能的结合很好地适配了联邦学习的要求，gpu进行神经网络的推理，fpga进行特殊运算的进行。通过使用fpga内部逻辑资源构建计算电路，例化大量计算引擎，可以提高计算并行度，实现对paillier算法的加速计算，而减小gpu的实用提高效率。
技术实现思路
1、为了解弥补联邦学习中gpu算力在加密算法中的开销，本专利技术旨在利用fpga进行算法开发，改进常规算法，例化若干算法模块。特别的，本专利技术利用改进蒙哥马利大数模乘算法，将二进制芯片中耗费较多资源与时间的除法运算，改进为利用位移、乘法等过程进行替代的过程，使得fpga在paillier算法的运算效率与速度上得到提高
2、为了实现上述目的优选的，本专利技术利用以太网接口实现数据在主机和fpga之间的高速传输，确保数据能够快速地从主机系统传输到fpga，以适应gpu并行计算的要求。
3、优选的，本专利技术利用fifo(first in first out)作为这些数据输入输出的缓存有效地进行数据管理不丢失，fpga程序中模块与模块之间存在数据交互的不同步，数据量较大的时候，达到异步收发的效果；
4、在算法实现方面，本专利技术采用c语言改进蒙哥马利模乘算法，并与大数karatsuba算法结合，旨在优化模乘运算的效率。并使用vivado hls(高级综合)工具，将蒙哥马利模乘算法转换为硬件描述语言，并进行综合、优化和仿真测试，确保硬件设计的正确性和性能。
5、进一步地，在完成hls工具中的设计后，生成包含fpga配置所需信息的比特流文件，以及ip核，进而导入到vivado中。在vivado中，例化多个乘法器进行并行计算，充分利用fpga的并行计算能力。
6、为了确保数据在不同模块之间正确流动，本专利技术进行精确的数据走线连接。随后，综合生成了专用的硬件计算电路，该电路执行蒙哥马利模乘算法，并利用并行计算来提高性能。最后，计算结果被存储在fifo中，以实现结果的缓冲，然后通过以太网接口上传回主机系统，供联邦学习进一步使用。
本文档来自技高网...【技术保护点】
1.联邦学习Paillier算法的FPGA加速方案，其特征在于：该方案利用FPGA(现场可编程逻辑门阵列)进行算法加速，通过在FPGA内部逻辑资源构建计算电路，实现Paillier算法的加速计算。
2.根据权利要求1所述的联邦学习Paillier算法的FPGA加速方案，其特征在于：所述方案改进了蒙哥马利大数模乘算法，将二进制芯片中的除法运算改进为利用位移和乘法过程进行替代，以提高FPGA在Paillier算法运算效率与速度。
3.根据权利要求1所述的联邦学习Paillier算法的FPGA加速方案，其特征在于：所述方案采用以太网接口实现数据在主机和FPGA之间的高速传输，确保数据能够快速地从主机系统传输到FPGA。
4.根据权利要求1所述的联邦学习Paillier算法的FPGA加速方案，其特征在于：所述方案使用FIFO(First In First Out)缓存作为数据输入输出的管理方法，以实现数据的有效管理和异步收发。
5.根据权利要求1所述的联邦学习Paillier算法的FPGA加速方案，其特征在于：所述方案结合了蒙哥马利模乘算法
6.根据权利要求1所述的联邦学习Paillier算法的FPGA加速方案，其特征在于：所述方案使用Vivado HLS工具将蒙哥马利模乘算法转换为硬件描述语言，并进行综合、优化和仿真测试，确保硬件设计的正确性和性能。
7.根据权利要求1所述的联邦学习Paillier算法的FPGA加速方案，其特征在于：所述方案在FPGA中实现多个乘法器的并行计算，充分利用FPGA的并行计算能力。
8.根据权利要求1所述的联邦学习Paillier算法的FPGA加速方案，其特征在于：所述方案进行精确的数据走线连接，以确保数据在不同模块之间正确流动。
9.根据权利要求1所述的联邦学习Paillier算法的FPGA加速方案，其特征在于：所述方案在完成硬件设计后，生成专用的硬件计算电路，执行蒙哥马利模乘算法，并利用并行计算来提高性能。
10.根据权利要求1所述的联邦学习Paillier算法的FPGA加速方案，其特征在于：所述方案确保计算结果存储在FIFO中，并通过以太网接口上传回主机系统，供联邦学习进一步使用。
...【技术特征摘要】
1.联邦学习paillier算法的fpga加速方案，其特征在于：该方案利用fpga(现场可编程逻辑门阵列)进行算法加速，通过在fpga内部逻辑资源构建计算电路，实现paillier算法的加速计算。
2.根据权利要求1所述的联邦学习paillier算法的fpga加速方案，其特征在于：所述方案改进了蒙哥马利大数模乘算法，将二进制芯片中的除法运算改进为利用位移和乘法过程进行替代，以提高fpga在paillier算法运算效率与速度。
3.根据权利要求1所述的联邦学习paillier算法的fpga加速方案，其特征在于：所述方案采用以太网接口实现数据在主机和fpga之间的高速传输，确保数据能够快速地从主机系统传输到fpga。
4.根据权利要求1所述的联邦学习paillier算法的fpga加速方案，其特征在于：所述方案使用fifo(first in first out)缓存作为数据输入输出的管理方法，以实现数据的有效管理和异步收发。
5.根据权利要求1所述的联邦学习paillier算法的fpga加速方案，其特征在于：所述方案结合了蒙哥马利模乘算法和大数k...
【专利技术属性】
技术研发人员：吴松灿，葛嘉晨，崔丰麒，崔佳东，
申请(专利权)人：合肥工业大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。