【技术实现步骤摘要】
本专利技术涉及电子电路技术，尤其涉及一种基于自动切换复位脉冲延迟时间的锁相环。
技术介绍
1、锁相环是一种反馈系统，能够用低频的信号产生高频稳定的输出信号，广泛应用于各种高精度系统中。一般由鉴频鉴相器pfd、电荷泵cp、环路滤波器lpf、压控振荡器vco和分频器div组成，如图1所示。
2、锁相环的指标包括锁定时间、相位噪声和参考杂散等。在鉴频鉴相器中，其存在的一个非理想因素是死区和盲区问题。死区时间的产生原因是电荷泵开关需要一定的时间开启，如果上拉脉冲、下拉脉冲持续时间太短，电荷泵就无法开启，在死区pll环路类似断开，则环路无法抑制vco的噪声，使得相噪变差，恶化锁相环性能。盲区时间的产生原因是pfd中d触发器复位存在一段延迟，在这段延迟时间中，pfd无法响应新的上升沿，会导致pfd丢失一个上升沿，此时pfd分辨不了超前和落后，会导致周期滑脱，增大锁定时间。为了解决上述问题，通常在pfd的复位环路中加入复位脉冲延迟控制单元，如图2所示。
3、死区和盲区在复位脉冲延迟时间上存在折中关系。当参考信号fref和反馈信号fdn相位差较大时，选择小的复位脉冲延迟的时间，使得盲区时间较小，则此时相位误差落入盲区的时间减小，避免周期滑脱以加快锁定。当参考信号fref和反馈信号fdn相位差较小时，选择大的复位脉冲延迟的时间，使得死区时间较小，则此时相位误差落入死区的时间减小，优化相位噪声。
4、但是值得注意的是，不能为了优化相噪无限加大复位脉冲延迟的时间，因为cp输出的电流带有其自身的噪声，cp总噪声与它的
技术实现思路
1、本专利技术目的在于提供一种基于自动切换复位脉冲延迟时间的锁相环，以解决上述现有技术存在的问题。
2、本专利技术中所述一种基于自动切换复位脉冲延迟时间的锁相环，包括依次信号连接的鉴频鉴相器pfd、电荷泵cp、环路滤波器lpf和压控振荡器vco，再通过分频器div将压控振荡器vco的输出信号分频后通过反馈信号fdn反馈至所述鉴频鉴相器pfd中形成回路；鉴频鉴相器pfd还接收参考信号fref；
3、所述鉴频鉴相器pfd设置延时控制器delay，所述延时控制器delay根据反馈信号fdn与参考信号fref之间相位差δt的大小判断输出延时信号的大小；鉴频鉴相器pfd根据所述延时信号进行复位。
4、所述延时控制器delay对相位差的判断情况分类如下：
5、当相位差δt小于1/2参考相位tref时，输出最大延时信号dmax；
6、当相位差δt大于1/2参考相位tref时，输出最小延时信号dmin；
7、其中参考相位tref是参考信号fref的一个周期。
8、所述鉴频鉴相器pfd具体结构如下：
9、d触发器dff1的输入端连接vdd，d触发器dff1的参考端连接参考信号fref，d触发器dff1的复位端连接延时控制器delay的输出端，d触发器dff1的输出端输出电荷泵cp的上升信号up；
10、d触发器dff2的输入端连接vdd，d触发器dff2的参考端连接反馈信号fdn，d触发器dff2的复位端连接延时控制器delay的输出端，d触发器dff2的输出端输出电荷泵cp的下降信号dn；
11、d触发器dff3的输入端连接上升信号up，d触发器dff3的参考端连接反相参考信号fref'，d触发器dff3的输出端输出复位脉冲延迟上升信号rpd_up；
12、d触发器dff4的输入端连接下降信号dn，d触发器dff4的参考端连接反相反馈信号fdn'，d触发器dff4的输出端输出复位脉冲延迟下降信号rpd_dn；
13、上升信号up和下降信号dn通过与门and后与复位脉冲延迟上升信号rpd_up、复位脉冲延迟下降信号rpd_dn分别输入所述延时控制器delay。
14、与门and的输出依次经过若干缓冲器后得到最大延时信号dmax输入至所述延时控制器delay；与门and的输出经过一个缓冲器后得到最小延时信号dmin输入至所述延时控制器delay；所述延时控制器delay根据复位脉冲延迟上升信号rpd_up和复位脉冲延迟下降信号rpd_dn的脉冲逻辑选择输出最大延时信号dmax或最小延时信号dmin。
15、所述复位脉冲延迟上升信号rpd_up和复位脉冲延迟下降信号rpd_dn同为低电平时，延时控制器delay输出最大延时信号dmax，否则输出最小延时信号dmin。
16、所述混合选择模块mx具体结构如下：
17、复位脉冲延迟下降信号rpd_dn经过非门not1后生成开关信号s1n；
18、复位脉冲延迟上升信号rpd_up经过非门not2后生成开关信号s2n；
19、最小延时信号dmin经过非门not3后分别输入传输门tg1以及传输门tg2；传输门tg1和传输门tg2的输出共点后经过传输门tg4连接非门not5的输入端；
20、最大延时信号dmax依次经过非门not4、传输门tg3、传输门tg5后非门not5的输入端；
21、非门not5的输出端作为混合选择模块mx的输出端；
22、所述tg1的反向控制端连接开关信号s2n，同相控制端连接复位脉冲延迟上升信号rpd_up；
23、所述tg2的反向控制端连接开关信号s1n，同相控制端连接复位脉冲延迟下降信号rpd_dn；
24、所述tg3的反向控制端连接复位脉冲延迟上升信号rpd_up，同相控制端连接开关信号s2n；
25、所述tg4的反向控制端接地，同相控制端连接vdd；
26、所述tg5的反向控制端连接复位脉冲延迟下降信号rpd_dn，同相控制端连接开关信号s1n。
27、与门and的输出依次经过四个缓冲器后得到最大延时信号dmax。
28、本专利技术中所述一种基于自动切换复位脉冲延迟时间的锁相环，其优点在于，在锁定过程中不用手动切换复位脉冲延迟单元，平衡了死区和盲区在复位脉冲延迟时间上的折中问题，使得锁定时间长度缩减，而且完全无需分辨信号之间的超前还是落后关系。
本文档来自技高网...【技术保护点】
1.一种基于自动切换复位脉冲延迟时间的锁相环，包括依次信号连接的鉴频鉴相器PFD、电荷泵CP、环路滤波器LPF和压控振荡器VCO，再通过分频器DIV将压控振荡器VCO的输出信号分频后通过反馈信号Fdn反馈至所述鉴频鉴相器PFD中形成回路；鉴频鉴相器PFD还接收参考信号Fref；
2.根据权利要求1所述一种基于自动切换复位脉冲延迟时间的锁相环，其特征在于，所述延时控制器Delay对相位差的判断情况分类如下：
3.根据权利要求1所述一种基于自动切换复位脉冲延迟时间的锁相环，其特征在于，所述鉴频鉴相器PFD具体结构如下：
4.根据权利要求3所述一种基于自动切换复位脉冲延迟时间的锁相环，其特征在于，与门AND的输出依次经过若干缓冲器后得到最大延时信号Dmax输入至所述延时控制器Delay；与门AND的输出经过一个缓冲器后得到最小延时信号Dmin输入至所述延时控制器Delay；所述延时控制器Delay根据复位脉冲延迟上升信号RPD_UP和复位脉冲延迟下降信号RPD_DN的脉冲逻辑选择输出最大延时信号Dmax或最小延时信号Dmin。
5.根据权
6.根据权利要求5所述一种基于自动切换复位脉冲延迟时间的锁相环，其特征在于，所述混合选择模块MX具体结构如下：
7.根据权利要求4所述一种基于自动切换复位脉冲延迟时间的锁相环，其特征在于，与门AND的输出依次经过四个缓冲器后得到最大延时信号Dmax。
...【技术特征摘要】
1.一种基于自动切换复位脉冲延迟时间的锁相环，包括依次信号连接的鉴频鉴相器pfd、电荷泵cp、环路滤波器lpf和压控振荡器vco，再通过分频器div将压控振荡器vco的输出信号分频后通过反馈信号fdn反馈至所述鉴频鉴相器pfd中形成回路；鉴频鉴相器pfd还接收参考信号fref；
2.根据权利要求1所述一种基于自动切换复位脉冲延迟时间的锁相环，其特征在于，所述延时控制器delay对相位差的判断情况分类如下：
3.根据权利要求1所述一种基于自动切换复位脉冲延迟时间的锁相环，其特征在于，所述鉴频鉴相器pfd具体结构如下：
4.根据权利要求3所述一种基于自动切换复位脉冲延迟时间的锁相环，其特征在于，与门and的输出依次经过若干缓冲器后得到最大延时信号dmax输入至所述延时控制器delay；与门and的输出经过一...
【专利技术属性】
技术研发人员：陈志坚，刘思雨，钟世广，李斌，王日炎，吴朝晖，
申请(专利权)人：华南理工大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。