基于改进的线性反馈移位寄存器的安全测试电路制造技术

本发明专利技术属于集成电路硬件安全技术领域，公开了基于改进的线性反馈移位寄存器的安全测试电路，通过控制模块控制改进的线性反馈移位寄存器的状态，利用种子信号产生模块提供改进的线性反馈移位寄存器所需要的种子信号，改进的线性反馈移位寄存器模块输出难以预测的序列作为内部测试密钥提供给安全扫描链；安全扫描链的结构是动态的，输出经过混淆的数据，攻击者难以得到真正的扫描数据；通过明文限制模块对扫描链输出进行限制，进一步增强加密电路的安全性，防止差分密码攻击。本发明专利技术所述电路可以保护加密芯片免受基于扫描链的攻击，并且面积开销相对较小，且不会增加测试时间，在不影响芯片正常功能的同时又能够实现芯片安全测试的目的。

【技术实现步骤摘要】

本专利技术属于集成电路硬件安全，具体是涉及基于改进的线性反馈移位寄存器的安全测试电路。

技术介绍

1、从20世纪60年代开始，数字集成电路的工艺、制造和设计技术飞速发展，数字集成电路从最早的真空管和电子管电路，发展到以硅基半导体为主的集成电路。集成电路的规模从开始的几十个逻辑门的小规模集成电路发展到单芯片数千万个逻辑门的极大规模集成电路，单芯片可以集成几十亿只晶体管。

2、随着集成电路的工艺尺寸越来越小，越来越多的问题也在逐渐暴露。例如在芯片的制造过程中，由于工艺上存在的各种不确定性，导致生产出来的芯片存在不同程度的缺陷，最终会造成芯片的功能障碍。所以如何快速地发现芯片中的缺陷，降低测试成本，成了一个非常关键的问题。在这种情况下，可测性设计（dft）技术应运而生，扫描设计是其中一种流行的dft技术。这种扫描设计将待测电路内部的寄存器改变为扫描寄存器，然后再把扫描寄存器连接起来形成扫描链，提升了对电路内部的可控制性和可观测性。然而，随着测试的不断深入，芯片内部的电路结构，存储在芯片里面的加密信息、ip信息等都将暴露，为测试者提供方便的同时，也对攻本文档来自技高网...

【技术保护点】

1.基于改进的线性反馈移位寄存器的安全测试电路，其特征在于，包括控制模块、种子信号产生模块、改进的线性反馈移位寄存器模块、安全扫描链、明文限制模块；

2.根据权利要求1所述的基于改进的线性反馈移位寄存器的安全测试电路，其特征在于，所述种子信号产生模块包括一个反相器、两个计数器、一个触发器，四个与门；其中2-bit计数器counter1的时钟端连接系统时钟CLK，清零端CLR接复位信号RST，使能端EN1接与门AND2的输出信号；计数器counter1的输出信号Q[1]和Q[0]连接与门AND1的两个输入端，与门AND1的输出信号经过反相器NOT1接与门AND2的一个输入端，与...

【技术特征摘要】

1.基于改进的线性反馈移位寄存器的安全测试电路，其特征在于，包括控制模块、种子信号产生模块、改进的线性反馈移位寄存器模块、安全扫描链、明文限制模块；

2.根据权利要求1所述的基于改进的线性反馈移位寄存器的安全测试电路，其特征在于，所述种子信号产生模块包括一个反相器、两个计数器、一个触发器，四个与门；其中2-bit计数器counter1的时钟端连接系统时钟clk，清零端clr接复位信号rst，使能端en1接与门and2的输出信号；计数器counter1的输出信号q[1]和q[0]连接与门and1的两个输入端，与门and1的输出信号经过反相器not1接与门and2的一个输入端，与门and2的另一个输入端接扫描使能信号scan_enable；与门and 3的两个输入端分别连接与门and1的输出信号及系统时钟clk；触发器ff1的输入端d接q[1]信号，时钟端接and3的输出信号clk0，其输出端q作为与门and4的一个输入端，与门and4的另一个输入端接scan_enable信号；q-bit计数器counter2的时钟输入端连接系统时钟clk，清零端clr接复位信号rst，使能端en2接与门and4的输出信号；计数器counter2的输出信号q[q:0]为改进的线性反馈移位寄存器模块提供种子信号。

3.根据权利要求2所述的基于改进的线性反馈移位寄存器的安全测试电路，其特征在于，当进入测试模式时，scan_enable信号为1，进入shift模式，2-bit 计数器counter1开始工作；当计数器counter1的q[1]信号和q[0]信号均为1时，其作为与门and1的输入端，与门and1的输出信号经过反相器not1输入到与门and2，与门and2的输出连接到计数器counter1的en1端，此时计数器counter1停止计数；

4.根据权利要求2所述的基于改进的线性反馈移位寄存器的安全测试电路，其特征在于，控制模块包括一个反相器、一个2-bit的计数器、3个控制触发器、一个与门和一个或门；其中反相器not2的输入端接scan_enable信号，其输出信号接入触发器ff2的输入端d；触发器ff2的时钟端接系统时钟clk，清零端clr接复位信号rst，其输出端q作为与门and5的一个输入端，与门and5的另一个输入端接反相器not2的输出信号；2-bit计数器counter3的时钟端接与门and5的输出信号，清零端clr接复位信号rst，使能端en3接测试模式信号test_mode，其输出信号q[0]输入到触发器ff3的d端；触发器ff3的时钟端接系统时钟clk，清零端clr接复位信号rst，其输出端q作为或门or1的一个输入端，或门or1的另一个输入端接触发器ff4的输出信号；或门or1的输出信号接触发器ff4的输入端d，触发器ff4的时钟端接系统时钟clk，清零端clr接复位信号rst；控制模块产生的线性反馈移位寄存器开启信号lfsr_start和使能信号lfsr_ena输入到改进的线性反馈移位寄存器模块。

<...

【专利技术属性】
技术研发人员：蔡志匡，邹静，王子轩，王磊，连晓娟，黄守坤，刘璐，姚佳飞，郭宇锋，
申请(专利权)人：南京邮电大学，
类型：发明
国别省市：