一种数模混合均衡接收机电路制造技术

本发明专利技术提供一种数模混合均衡接收机电路，处于模拟域的第一/第二高速输入缓冲器在完成信号比较的功能同时具有线性均衡的效果来补偿信道引入的码间串扰；通过第一/第二单比特延迟链可解决数据与时钟之间的skew偏差；第一/第二D触发器模块及并行数据输出电路用于将模拟域信号转换至数字域信号，并完成时钟采样、解串和降速功能，同时配合数字域的数字滤波器及选择器阵列及数字校准模块来一起完成判决反馈均衡进一步补偿信道带来的衰减，改善了信号的眼图质量，同时关键时序路径的反馈在低速数字域完成，解决了关键时序收敛困难的问题。

【技术实现步骤摘要】

本专利技术涉及信号均衡，尤其涉及一种数模混合均衡接收机电路。

技术介绍

1、随着高性能计算与ai(artificial intelligence，人工智能)大模型走向规模应用，高速接口的传输带宽不断增长，使封装及pcb(printedcircuitboard，印制电路板)等传输信道对信号带来的衰减、反射及串扰越发严重，不断压缩信号传输眼图的大小，严重影响高速通信接口的传输可靠性。对此，必须采用均衡技术来改善眼图质量，减小高速接口的传输误码率。其中，在高速接口的接收端往往采用ctle(continuous time linearequalizer，持续时间线性均衡)、dfe(decision feedback equalizer，判决反馈均衡器)等均衡技术，例如在ddr/ucie/pcie等协议接口中均采用了这些技术，但随着信号速率的不断提升，使接收端均衡电路的设计难度不断变大，关键路径时序收敛的难度和电路复杂度不断提高，带来的成本不断上升。

技术实现思路

1、本专利技术提供一种数模混合均衡接收机电路，用以解决本文档来自技高网...

【技术保护点】

1.一种数模混合均衡接收机电路，其特征在于，包括：

2.根据权利要求1所述的一种数模混合均衡接收机电路，其特征在于，所述数模混合均衡接收机电路还包括第二高速输入缓冲器、第二单比特延迟链、第二D触发器模块，以及数字滤波器及选择器阵列；

3.根据权利要求2所述的一种数模混合均衡接收机电路，其特征在于，所述数字滤波器及选择器阵列用于在当前时刻，基于所述输入信号在上一时刻的采样值，从所述第一并行低速信号和所述第二并行低速信号中选择当前时刻的输出信号，具体包括：

4.根据权利要求2所述的一种数模混合均衡接收机电路，其特征在于，所述数模混合均衡接收机电路还包括数字...

【技术特征摘要】

1.一种数模混合均衡接收机电路，其特征在于，包括：

2.根据权利要求1所述的一种数模混合均衡接收机电路，其特征在于，所述数模混合均衡接收机电路还包括第二高速输入缓冲器、第二单比特延迟链、第二d触发器模块，以及数字滤波器及选择器阵列；

3.根据权利要求2所述的一种数模混合均衡接收机电路，其特征在于，所述数字滤波器及选择器阵列用于在当前时刻，基于所述输入信号在上一时刻的采样值，从所述第一并行低速信号和所述第二并行低速信号中选择当前时刻的输出信号，具体包括：

4.根据权利要求2所述的一种数模混合均衡接收机电路，其特征在于，所述数模混合均衡接收机电路还包括数字校准模块；所述数字校准模块用于提供可调的数据时钟信号、控制所述第一高速输入缓冲器和所述第二高速输入缓冲器的线性均衡强度、控制所述第一单比特延迟链和所述第二单比特延迟链的延迟精度和延迟程度，以及控制判决反馈均衡功能的开启和关闭。

5.根据权利要求4所述的一种数模混合均衡接收机电路，其特征在于，当关闭判决反馈均衡功能时，所述数字校准模块控制所述第二高速输入缓冲器、所述第二单比特延迟链以及所述第二...

【专利技术属性】
技术研发人员：郭嵩昊，王晓阳，张晓辉，
申请(专利权)人：上海奎芯集成电路设计有限公司，
类型：发明
国别省市：