System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种适用于星载ASIC芯片开发的LDPC T1码的编码资源优化方法技术_技高网

一种适用于星载ASIC芯片开发的LDPC T1码的编码资源优化方法技术

技术编号:40904332 阅读:3 留言:0更新日期:2024-04-18 14:35
本发明专利技术提供了一种适用于星载ASIC芯片开发的LDPC T1码编码资源优化方法,该中继终端星载ASIC芯片的LDPC T1码编码资源优化方法,包括:RAM读写控制模块、RAM调用模块、组帧模块、数据接收模块。RAM用于对接收模块处理后的待编码数据进行存储;RAM读写控制模块根据LDPC T1码指定码长和指定信息序列长度的编码需求产生对RAM的读写地址及读写使能信号;RAM调用模块根据目前状态对例化RAM进行调用,RAM大小为64b,输入输出数据位宽均为1位;组帧模块对RAM输出后的数据进行格式编排;针对以上RAM大小和数量,ASIC设计时采用底层寄存器搭建RAM的方式。

【技术实现步骤摘要】

本专利技术涉及一种适用于星载asic芯片开发的ldpc t1码的编码资源优化方法,属于卫星数据处理与传输。


技术介绍

1、在卫星终端设备中,信道编码是整个系统不可缺少且极其重要的组成部分,其中低密度奇偶校验(ldpc)编码技术具有非常接近理论极限的编码增益,进一步地,ldpc t1码编码增益在8psk高达9db以上,ldpc t1码编码技术可以有效解决卫星下行发射功率受限的问题。

2、目前ldpc t1码编码的技术实现途径以fpga实现方式为主,ldpc t1码编码的数据缓存和校验位计算常采用调用ram的方式,即将待编码数据依次缓存到众多存储器ram中,随后根据对校验矩阵计算得出的读写地址对众多存储器ram中数据进行读写操作,然后对读出的数据进行相关运算后得到编码校验位。

3、硬件实现ldpc t1码中往往需使用数百乃至数千个存储器ram单元,然而,如图2所示,传统的基于fpga的ldpc实现方式会多次调用65nm的ip库中512b的存储器ram单元,虽然每次实际需要的缓存量远小于512b,但是每次调用仍然会调用512b的存储器ram基本单元,这种实现方式严重浪费了ram硬件资源,极大地增加了系统功耗。传统的实现方式每个ram的输入数据位宽为8位,输出数据位宽为1位,每个时钟周期对1个ram进行写数操作,同时关闭读使能,在写操作完成后读使能打开,根据ram读写控制模块产生的读地址信息进行数次的读数操作,该种对存储器ram单元的读写方法逻辑简单,过度使用了ram资源,造成了严重的资源浪费,增大了芯片面积,给后端布局布线和低功耗设计增加了难度,同时增加了单粒靶点,进而增加了星载asic芯片的单粒子翻转风险。

4、在星载系统往往对器件的功耗、抗辐照能力要求极其严苛,传统的ldpc t1硬件实现方式将难以适应星载应用场景。因此需要对ldpc硬件实现的相关逻辑进行优化,以期望达到低功耗、高可靠性的目的。


技术实现思路

1、本专利技术的技术解决问题是:克服现有技术的不足,提供一种适用于星载asic芯片开发的ldpc t1码的编码资源优化方法。

2、本专利技术的技术解决方案是:

3、本专利技术公开了一种适用于星载asic芯片开发的ldpc t1码编码资源优化系统,包括:数据接收模块、ram读写控制模块、ram模块、ram调用模块和组帧模块;其中,

4、所述数据接收模块,将输入待编码数据按字节进行拆分处理后传递给ram调用模块;

5、ram读写控制模块的读地址信号与ram调用模块连接,ram读写控制模块的写地址及读写使能信号与ram模块连接;

6、ram调用模块的输出数据信号和读地址信号与ram模块连接,负责根据读地址将数据接收模块的输出数据按bit写入不同的ram模块中;

7、ram模块用于对数据接收模块处理后的待编码数据进行存储;

8、组帧模块对从ram读出的数据进行格式编排后输出。

9、进一步地,在上述资源优化系统中,所述ram模块由asic芯片内部寄存器组成,ram模块的容量为length;length≥64bit。

10、进一步地,在上述资源优化系统中,所述ram读写控制模块根据ldpc t1码码率、码长或指定信息序列,产生对ram模块的读地址rd_addr、写地址wr_addr、读使能rd_en和写使能wr_en信号,在对ram模块进行写数操作时,ram模块的读操作被禁止。

11、进一步地,在上述资源优化系统中,对ram模块的读地址rd_addr=[(i+m*j)*9+9],其中,i为i=0,1...m-1,j为0,2...7;m≥25。

12、进一步地,在上述资源优化系统中,所述ram调用模块根据当前状态对length bit的ram模块进行调用,输入输出数据位宽均为1位;依据ram读写控制模块产生的写地址信号wr_addr对ram模块进行写操作,ram模块读数据rd_data[i+m*j]位宽为m*8位;m≥25。

13、本专利技术公开了一种适用于星载asic芯片开发的ldpc t1码编码资源优化方法,包括:

14、步骤1、数据接收模块将输入待编码数据按字节进行拆分处理后,输出给ram调用模块,ram读写控制模块根据ldpc t1码编码需求,产生对ram模块的读写地址及读写使能信号;

15、步骤2、ram调用模块按bit将输入数据datin1写入m*8不同的ram中,每8个为一组,共写入m次,依次循环;m≥25;

16、步骤3、读出数据时,通过对读地址的m*9位宽的地址信息进行判断,依次选择不同的ram进行读数操作,共读m次;组帧模块根据读地址对读出的数据进行格式编排,输出m*8位位宽的计算数据。

17、进一步地,在上述资源优化方法中,ram调用模块按bit将输入数据datin1写入m*8不同的ram中,具体为:ram调用模块将输入数据datin1[0]写入ram[0+m*i],datin[1]写入第ram[1+m*i],以此类推,datin1[7]写入ram[7+m*i];其中i=0,1...m-1,m≥25。

18、进一步地,在上述资源优化方法中,所述组帧模块根据读地址对读出的数据进行格式编排,输出m*8位位宽的计算数据,具体为:

19、组帧模块根据读地址信息对ram[i+m*j]的读出数据进行排序,m≥25;

20、若当rd_addr[(0+m*j)*9+2:(0+m*j)*9]=“000”时,将rd_data[i+m*j]的值赋给data[0+m*j];

21、若当rd_addr[(1+m*j)*9+2:(1+m*j)*9]=“001”时,将rd_data[i+m*j]的值赋给data[1+m*j];

22、以此类推,当rd_addr[(7+m*j)*9+2:(7+m*j)*9]=“000”时,将rd_data[i+m*j]的值赋给data[7+m*j];其中i=0,1...m-1;j=0,1...7,m≥25。

23、本专利技术与现有技术方案的有益效果在于:

24、(1)本专利技术公开了一种基于中继终端星载asic芯片ldpc t1码编码资源优化方法,通过优化调用逻辑,ldpc t1码使用的ram资源由原本的200x512b降低到了200x64b,该方法大幅降低了ram资源使用率,极大地降低了芯片功耗。

25、(2)本专利技术公开了一种基于中继终端星载asic芯片ldpc t1码编码资源优化方法,通过寄存器搭建ram的方式替换65nm库中的原有的ip,避免直接调用ram造成的整版资源浪费。

26、(3)本专利技术公开了一种基于中继终端星载asic芯片ldpc t1码编码资源优化方法,优化算法易在asic上实现,且不会增加其他软核、硬核资源,有利于减小asic芯片面积。

27、(4)本专利技术在65本文档来自技高网...

【技术保护点】

1.一种适用于星载ASIC芯片开发的LDPC T1码编码资源优化系统,其特征在于,包括:数据接收模块、RAM读写控制模块、RAM模块、RAM调用模块和组帧模块;其中,

2.根据权利要求1所述的一种适用于星载ASIC芯片开发的LDPC T1码编码资源优化系统,其特征在于:所述RAM模块由ASIC芯片内部寄存器组成,RAM模块的容量为LENGTH;LENGTH≥64bit。

3.根据权利要求1所述的一种适用于星载ASIC芯片开发的LDPC T1码编码资源优化系统,其特征在于:所述RAM读写控制模块根据LDPC T1码码率、码长或指定信息序列,产生对RAM模块的读地址rd_addr、写地址wr_addr、读使能rd_en和写使能wr_en信号,在对RAM模块进行写数操作时,RAM模块的读操作被禁止。

4.根据权利要求1所述的一种适用于星载ASIC芯片开发的LDPC T1码编码资源优化系统,其特征在于:对RAM模块的读地址rd_addr=[(i+M*j)*9+9],其中,i为i=0,1...M-1,j为0,2...7;M≥25。

5.根据权利要求1所述的一种适用于星载ASIC芯片开发的LDPC T1码编码资源优化系统,其特征在于,所述RAM调用模块根据当前状态对LENGTH bit的RAM模块进行调用,输入输出数据位宽均为1位;依据RAM读写控制模块产生的写地址信号wr_addr对RAM模块进行写操作,RAM模块读数据rd_data[i+M*j]位宽为M*8位;M≥25。

6.一种适用于星载ASIC芯片开发的LDPC T1码编码资源优化方法,其特征在于,包括:

7.根据权利要求6所述的一种适用于星载ASIC芯片开发的LDPC T1码编码资源优化方法,其特征在于,包括:所述RAM调用模块按bit将输入数据datin1写入M*8不同的RAM中,具体为:RAM调用模块将输入数据datin1[0]写入RAM[0+M*i],datin[1]写入第RAM[1+M*i],以此类推,datin1[7]写入RAM[7+M*i];其中i=0,1...M-1,M≥25。

8.根据权利要求6所述的一种适用于星载ASIC芯片开发的LDPC T1码编码资源优化方法,其特征在于,所述组帧模块根据读地址对读出的数据进行格式编排,输出M*8位位宽的计算数据,具体为:

...

【技术特征摘要】

1.一种适用于星载asic芯片开发的ldpc t1码编码资源优化系统,其特征在于,包括:数据接收模块、ram读写控制模块、ram模块、ram调用模块和组帧模块;其中,

2.根据权利要求1所述的一种适用于星载asic芯片开发的ldpc t1码编码资源优化系统,其特征在于:所述ram模块由asic芯片内部寄存器组成,ram模块的容量为length;length≥64bit。

3.根据权利要求1所述的一种适用于星载asic芯片开发的ldpc t1码编码资源优化系统,其特征在于:所述ram读写控制模块根据ldpc t1码码率、码长或指定信息序列,产生对ram模块的读地址rd_addr、写地址wr_addr、读使能rd_en和写使能wr_en信号,在对ram模块进行写数操作时,ram模块的读操作被禁止。

4.根据权利要求1所述的一种适用于星载asic芯片开发的ldpc t1码编码资源优化系统,其特征在于:对ram模块的读地址rd_addr=[(i+m*j)*9+9],其中,i为i=0,1...m-1,j为0,2...7;m≥25。

5.根据权利要求1所述的一种适用于星载...

【专利技术属性】
技术研发人员:王瑞宋江文胡西阁张伟袁瑞佳杨光文李召王秋平郭大鹏原子鸿
申请(专利权)人:西安空间无线电技术研究所
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1