【技术实现步骤摘要】
本专利技术涉及数字电路逻辑设计，尤其涉及一种时钟自动切换逻辑电路。
技术介绍
1、随着集成电路产业的发展，芯片所要求的集成度越来越高。芯片启动工作时需要使用主时钟，正常工作后则通过软件控制选择不同的时钟源。
2、目前的芯片系统设计中，时钟的设计和工艺问题存在缺陷，但是系统中又很少对时钟质量进行监控，会发生时钟故障的情况，现有的系统虽然设计了可切换的时钟，但是不支持时钟故障的识别和自动切换，需要手动切换时钟源，因此，现有技术中芯片的主时钟故障时，无法自动切换其他时钟源，会导致系统无法正常启动。
技术实现思路
1、本专利技术的目的在于提供一种时钟自动切换逻辑电路，用于解决现有芯片系统中，主时钟故障导致芯片无法正常启动的问题。
2、为了实现上述目的，本专利技术提供如下技术方案：
3、一种时钟自动切换逻辑电路，包括：主时钟、备用时钟、参考时钟、时钟检测装置和时钟切换装置；
4、所述时钟检测装置的输入端连接所述主时钟和所述参考时钟；所述时钟检测装置的输出端连接所述时钟切换装置的第一端；所述时钟切换装置的第二端连接所述主时钟，所述时钟切换装置的第三端连接所述参考时钟；所述第二端接收所述主时钟输入的周期信号，所述第三端接收所述参考时钟输入的周期信号；
5、当芯片执行启动工作时，所述时钟检测装置基于所述主时钟输入的周期信号和所述参考时钟输入的周期信号检测所述主时钟的故障情况；所述时钟切换装置用于基于所述时钟检测装置输入的电平进行所述主时钟
6、可选的，所述时钟检测装置输出高电平时，所述时钟切换装置将所述主时钟切换为所述备用时钟；所述时钟检测装置输出低电平时，所述时钟切换装置控制所述主时钟执行所述芯片的启动工作；所述时钟检测装置的输出由高电平翻转为低电平时，所述时钟切换装置将所述备用时钟切换回所述主时钟。
7、可选的，所述主时钟的周期个数不满足所述参考时钟的周期条件时，所述时钟检测装置输出高电平，所述时钟切换装置将所述主时钟切换为所述备用时钟。
8、可选的，所述主时钟的周期个数满足所述参考时钟的周期条件时，所述时钟检测装置输出低电平，所述时钟切换装置控制所述主时钟工作。
9、可选的，所述电路还包括芯片启动器；所述芯片启动器的输入端连接所述时钟切换装置的输出端；所述芯片启动器用于基于所述时钟切换装置的输出控制芯片启动。
10、可选的，所述时钟检测装置包括分频器、计数器、比较器和编码器；
11、所述分频器的输入端连接所述主时钟，所述分频器的输出端连接所述计数器的输入端；所述计数器的输出端连接所述比较器；所述分频器用于对所述主时钟进行分频并获得所述主时钟的分频后周期；所述计数器用于对所述主时钟的所述分频后周期的个数进行计数。
12、可选的，所述时钟检测装置还包括编码器；所述编码器的输入端连接所述比较器的输出端；所述比较器用于判断所述周期个数是否在预设检测窗口下限和预设检测窗口上限之间；
13、当所述周期个数落在所述预设检测窗口下限和所述预设检测窗口上限之间时，所述比较器控制所述编码器输出低电平；当所述周期个数未落在所述预设检测窗口下限和所述预设检测窗口上限之间时，所述比较器控制所述编码器输出高电平。
14、可选的，所述编码器的输出端连接所述时钟切换装置；当所述编码器输出低电平时，所述时钟切换装置控制所述主时钟工作。
15、可选的，所述编码器输出高电平时，所述时钟切换装置将所述主时钟切换为所述备用时钟。
16、可选的，所述主时钟为芯片的内置时钟；所述备用时钟为所述芯片的外置时钟。
17、与现有技术相比，本专利技术提供的一种时钟自动切换逻辑电路包括：主时钟、备用时钟、参考时钟、时钟检测装置和时钟切换装置；所述时钟检测装置的输入端连接所述主时钟和所述参考时钟；所述时钟检测装置的输出端连接所述时钟切换装置的第一端；所述时钟切换装置的第二端连接所述主时钟，所述时钟切换装置的第三端连接所述参考时钟；所述第二端接收所述主时钟输入的周期信号，所述第三端接收所述参考时钟输入的周期信号；当芯片执行启动工作时，所述时钟检测装置基于所述主时钟输入的周期信号和所述参考时钟输入的周期信号检测所述主时钟的故障情况；所述时钟切换装置用于基于所述时钟检测装置输入的电平进行所述主时钟与所述备用时钟的切换。本专利技术添加时钟检测装置、时钟切换装置以及参考时钟，基于参考时钟的周期信号，通过时钟检测装置检测芯片启动时所使用的主时钟的周期信号，基于主时钟的故障情况，时钟检测装置发出故障情况对应的电平，进而使时钟切换装置基于接收到的电平进行主时钟与备用时钟的切换，达到主时钟故障的自动识别与切换，使芯片能够正常启动，解决了主时钟故障导致芯片无法正常启动的问题。
本文档来自技高网...【技术保护点】
1.一种时钟自动切换逻辑电路，其特征在于，包括：主时钟、备用时钟、参考时钟、时钟检测装置和时钟切换装置；
2.根据权利要求1所述的一种时钟自动切换逻辑电路，其特征在于，所述时钟检测装置输出高电平时，所述时钟切换装置将所述主时钟切换为所述备用时钟；所述时钟检测装置输出低电平时，所述时钟切换装置控制所述主时钟执行所述芯片的启动工作；所述时钟检测装置的输出由高电平翻转为低电平时，所述时钟切换装置将所述备用时钟切换回所述主时钟。
3.根据权利要求1所述的一种时钟自动切换逻辑电路，其特征在于，所述主时钟的周期个数不满足所述参考时钟的周期条件时，所述时钟检测装置输出高电平，所述时钟切换装置将所述主时钟切换为所述备用时钟。
4.根据权利要求1所述的一种时钟自动切换逻辑电路，其特征在于，所述主时钟的周期个数满足所述参考时钟的周期条件时，所述时钟检测装置输出低电平，所述时钟切换装置控制所述主时钟工作。
5.根据权利要求1所述的一种时钟自动切换逻辑电路，其特征在于，所述电路还包括芯片启动器；所述芯片启动器的输入端连接所述时钟切换装置的输出端；所述芯片启
6.根据权利要求1所述的一种时钟自动切换逻辑电路，其特征在于，所述时钟检测装置包括分频器、计数器、比较器和编码器；
7.根据权利要求6所述的一种时钟自动切换逻辑电路，其特征在于，所述时钟检测装置还包括编码器；所述编码器的输入端连接所述比较器的输出端；所述比较器用于判断所述周期个数是否在预设检测窗口下限和预设检测窗口上限之间；
8.根据权利要求7所述的一种时钟自动切换逻辑电路，其特征在于，所述编码器的输出端连接所述时钟切换装置；当所述编码器输出低电平时，所述时钟切换装置控制所述主时钟工作。
9.根据权利要求8所述的一种时钟自动切换逻辑电路，其特征在于，所述编码器输出高电平时，所述时钟切换装置将所述主时钟切换为所述备用时钟。
10.根据权利要求1所述的一种时钟自动切换逻辑电路，其特征在于，所述主时钟为芯片的内置时钟；所述备用时钟为所述芯片的外置时钟。
...【技术特征摘要】
1.一种时钟自动切换逻辑电路，其特征在于，包括：主时钟、备用时钟、参考时钟、时钟检测装置和时钟切换装置；
2.根据权利要求1所述的一种时钟自动切换逻辑电路，其特征在于，所述时钟检测装置输出高电平时，所述时钟切换装置将所述主时钟切换为所述备用时钟；所述时钟检测装置输出低电平时，所述时钟切换装置控制所述主时钟执行所述芯片的启动工作；所述时钟检测装置的输出由高电平翻转为低电平时，所述时钟切换装置将所述备用时钟切换回所述主时钟。
3.根据权利要求1所述的一种时钟自动切换逻辑电路，其特征在于，所述主时钟的周期个数不满足所述参考时钟的周期条件时，所述时钟检测装置输出高电平，所述时钟切换装置将所述主时钟切换为所述备用时钟。
4.根据权利要求1所述的一种时钟自动切换逻辑电路，其特征在于，所述主时钟的周期个数满足所述参考时钟的周期条件时，所述时钟检测装置输出低电平，所述时钟切换装置控制所述主时钟工作。
5.根据权利要求1所述的一种时钟自动切换逻辑电路，其特征在于，所述电路还包括芯片启动器...
【专利技术属性】
技术研发人员：马中林，张基隆，
申请(专利权)人：成都爱旗科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。