【技术实现步骤摘要】
本专利技术属于集成电路设计领域，特别涉及一种高速时钟占空比校准方法和电路。
技术介绍
1、随着集成电路工艺的不断升级，芯片的运行速度和吞吐率不断提高，对时钟的质量要求也会更高。其中时钟占空比就是高速时钟的一个重要指标。从锁相环pll输出的高速时钟，由于工艺失配、长距离传输和电路本身设计失配等原因会造成时钟占空比的恶化。因此时钟占空比校准电路的设计是芯片的关键技术。
2、现有的时钟校准方式主要包括数字时钟校准和模拟时钟校准。其中数字时钟校准由于受到延时单元的约束，通常无法实现高速和高精度时钟校准。而模拟时钟校准方式很多，占空比检测的方式各异，尽管能够实现高速和高精度校准，但校准结果容易受到电压和温度的影响。此外，模拟时钟校准通常是通过检测时钟的直流电压，通过判断直流点的大小，反馈调整时钟驱动的上升沿或者下降沿强度来进行时钟校准，导致校准范围有限。
技术实现思路
1、本专利技术的目的在于提供一种高速时钟占空比校准方法和电路，旨在实现高速、高精度和宽校准范围且不受电压和温度影响的占空比校准。
2、根据本专利技术的第一方面，提供了一种高速时钟占空比校准方法，包括：
3、将差分高速时钟输入延时链，基于所述差分高速时钟产生延时粗调差分时钟。
4、将所述延时粗调差分时钟在相位插值器中进行合成，得到延时细调差分时钟。
5、利用相位合成器对所述延时细调差分时钟进行固定延时，分别控制输出时钟的上升沿和下降沿，以调节所述输出时钟的占空比。>
6、优选地，在调节所述输出时钟的占空比之后，该方法还包括：
7、将所述输出时钟反馈给占空比检测电路，以生成相位控制信号和延迟控制信号，所述相位控制信号用于控制所述相位插值器，所述延迟控制信号用于控制所述延时链。
8、优选地，所述方法还包括：通过调整所述相位控制信号的位数，改变所述输出时钟的占空比的调节精度。
9、优选地，所述利用相位合成器对所述延时细调差分时钟进行固定延时，分别控制输出时钟的上升沿和下降沿，进一步包括：
10、对所述延时细调差分时钟中的第一细调时钟进行固定延时，得到第一固定延时细调时钟，当所述第一细调时钟和所述第一固定延时细调时钟都有效时，控制所述输出时钟的上升沿有效。
11、优选地，所述利用相位合成器对所述延时细调差分时钟进行固定延时，分别控制输出时钟的上升沿和下降沿，进一步包括：
12、对所述延时细调差分时钟中的第二细调时钟进行固定延时，得到第二固定延时细调时钟，当所述第二细调时钟和所述第二固定延时细调时钟都有效时，控制所述输出时钟的下降沿有效。
13、根据本专利技术的第二方面，提供了一种高速时钟占空比校准电路，包括：
14、延迟链，用于接收差分高速时钟，基于所述差分高速时钟产生延时粗调差分时钟；
15、相位插值器，用于将所述延时粗调差分时钟进行合成，得到延时细调差分时钟；
16、相位合成器，用于对所述延时细调差分时钟进行固定延时，分别控制输出时钟的上升沿和下降沿，以调节所述输出时钟的占空比。
17、优选地，该电路还包括：
18、占空比检测电路，用于根据所述输出时钟生成相位控制信号和延迟控制信号，所述相位控制信号用于控制所述相位插值器，所述延迟控制信号用于控制所述延时链。
19、优选地，通过调整所述相位控制信号的位数，改变所述输出时钟的占空比的调节精度。
20、优选地，所述相位合成器，进一步用于：
21、对所述延时细调差分时钟中的第一细调时钟进行固定延时，得到第一固定延时细调时钟，当所述第一细调时钟和所述第一固定延时细调时钟都有效时，控制所述输出时钟的上升沿有效。
22、对所述延时细调差分时钟中的第二细调时钟进行固定延时，得到第二固定延时细调时钟，当所述第二细调时钟和所述第二固定延时细调时钟都有效时，控制所述输出时钟的下降沿有效。
23、相比于现有技术，本专利技术的技术方案由于工作在差分电流模式下，并且都是高速接口模块，因此不受速率的限制，相比于现有技术具备的优点是，能够实现高速、高精度和宽范围的时钟占空比校准，本专利技术的方法是通过调整时钟本身延时得到占空比的调整，因此不受电压和温度影响。
24、本专利技术的其它特征和优点将在随后的说明书中阐述，并且部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可以通过在说明书、权利要求书以及附图中所指出的结构和流程来实现和获取。
本文档来自技高网...【技术保护点】
1.一种高速时钟占空比校准方法，其特征在于，包括：
2.根据权利要求1所述的高速时钟占空比校准方法，其特征在于，在调节所述输出时钟的占空比之后，该方法还包括：
3.根据权利要求2所述的高速时钟占空比校准方法，其特征在于，所述方法还包括：通过调整所述相位控制信号的位数，改变所述输出时钟的占空比的调节精度。
4.根据权利要求1所述的高速时钟占空比校准方法，其特征在于，所述利用相位合成器对所述延时细调差分时钟进行固定延时，分别控制输出时钟的上升沿和下降沿，进一步包括：
5.根据权利要求4所述的高速时钟占空比校准方法，其特征在于，所述利用相位合成器对所述延时细调差分时钟进行固定延时，分别控制输出时钟的上升沿和下降沿，进一步包括：
6.一种高速时钟占空比校准电路，其特征在于，包括：
7.根据权利要求6所述的高速时钟占空比校准电路，其特征在于，还包括：
8.根据权利要求7所述的高速时钟占空比校准电路，其特征在于：
9.根据权利要求6所述的高速时钟占空比校准电路，其特征在于，所述相位合成器，进一步用
10.根据权利要求9所述的高速时钟占空比校准电路，其特征在于，所述相位合成器，进一步用于：
...【技术特征摘要】
1.一种高速时钟占空比校准方法，其特征在于，包括：
2.根据权利要求1所述的高速时钟占空比校准方法，其特征在于，在调节所述输出时钟的占空比之后，该方法还包括：
3.根据权利要求2所述的高速时钟占空比校准方法，其特征在于，所述方法还包括：通过调整所述相位控制信号的位数，改变所述输出时钟的占空比的调节精度。
4.根据权利要求1所述的高速时钟占空比校准方法，其特征在于，所述利用相位合成器对所述延时细调差分时钟进行固定延时，分别控制输出时钟的上升沿和下降沿，进一步包括：
5.根据权利要求4所述的高速时钟占空...
【专利技术属性】
技术研发人员：李凯，刘志惠，万鸿，刘磊，刘少华，覃仕成，
申请(专利权)人：无锡众星微系统技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。