【技术实现步骤摘要】
本技术属于osd显示，具体地说，本技术涉及一种基于zynq的osd桥接控制器。
技术介绍
1、目前对于汽车仪表的功能安全相关技术要求逐步加强，对于附加osd图标冗余显示桥接器的需求也将逐步扩大。
2、现阶段对于功能安全osd功能，即在正常显示画面中叠加功能安全图标的实现方式为：参见图5，在原有基础上增加osd功能的专用桥接器芯片，即简单使用osd桥接器将接收gmsl输入的解串器与tft显示器连接，再由mcu对解串器、osd桥接器、tft显示器进行逻辑控制，其中，lvds视频流信号由osd桥接器接收并输出，该方案的优点：方案结构简单；缺点是物料清单增加，对于小体积pcb的设计布局难度增加，电磁兼容性设计难度增大，同时集成度不够高，对于实现复杂的视频处理和逻辑控制的难度较大。
3、对比文件1(cn116266086a)公开了一种功能安全显示系统和显示方法，包括第一桥片，被配置用于获取人机界面的显示数据，并根据至少一个第一功能处理所述显示数据，以获取第一显示结果；第二桥片，被配置用于获取所述显示数据，并根据至少一个第二功能处理所述显示数据，以获取第二显示结果，其中，所述至少一个第一功能与所述至少一个第二功能之间存在差异；以及处理器，被配置用于获取车辆的总线信息，根据所述总线信息仲裁所述第一显示结果以及所述第二显示结果，并根据仲裁结果控制所述第一桥片或所述第二桥片输出功能安全的显示内容。
4、对比文件1通过对第一、第二桥片，处理器的配置规划，实现了功能安全显示，但是集成度不够高，对于实现复杂的视频处理
技术实现思路
1、本技术旨在提供一个集成度高，可以实现更复杂的视频处理与逻辑控制需求的osd桥接控制器。为了实现上述目的，本技术采取的技术方案为：
2、本技术提出了一种基于zynq的osd桥接控制器，包括zynq芯片，所述zynq芯片包括arm处理器和fpga，所述arm处理器用于逻辑控制，所述fpga用于视频流数据解析并添加osd图标，其特征在于：所述fpga包括：信号接收模块，信号发送模块，显示控制器模块，时钟控制模块，接口控制器模块与逻辑控制模块；
3、其中，所述信号接收模块的输出端连接至显示控制器模块和时钟控制模块，所述显示控制器模块的输出端连接至信号发送模块，所述接口控制器模块与所述显示控制器模块连接，逻辑控制模块的输出端连接至所述接口控制器模块，所述时钟控制模块的输出端与信号发送模块、显示控制器模块分别连接。
4、所述信号接收模块用于接收输入的lvds视频流信号并转换为rgb数据与行、场同步信号、时钟信号，其中所述rgb数据与行、场同步信号输出至显示控制器模块，所述时钟信号输出至时钟控制模块；所述时钟控制模块用于将输入的时钟信号倍频输出至显示控制器模块，再降频输出至信号发送模块；所述接口控制器模块用于读取flash闪存中的osd图标，并将其传输至显示控制器模块；所述逻辑控制模块用于接收arm处理器的控制信号，并经由接口控制器模块输出至显示控制器模块；所述显示控制器模块接收所述信号接收模块输出的rgb数据与行、场同步信号，所述时钟控制模块输出的时钟信号，所述接口控制器模块输出的osd图标，所述逻辑控制模块输出的控制信号，用于确定osd显示位置以及将osd图标与视频流信号融合；所述信号发送模块用于将显示控制器模块输出的rgb数据与行、场同步信号以及时钟控制模块输出的时钟信号转换为lvds视频流信号输出。
5、进一步，所述信号接收模块包括lvds接收器，所述lvds接收器的输出端分别与显示控制器模块和时钟控制模块连接；所述信号发送模块包括lvds发送器，所述lvds发送器的输入端分别与时钟控制模块和显示控制器模块分别连接；
6、所述接口控制器模块包括qspi flash控制器，与flash闪存连接，所述qspi flash控制器连接至所述显示控制器模块；
7、所述逻辑控制模块包括控制寄存器，通过axi总线与arm处理器连接，所述控制寄存器连接至所述接口控制器模块，其中，所述控制寄存器包括flash控制寄存器、逻辑控制寄存器、osd图标寄存器、crc比较寄存器，其中flash控制寄存器用于向接口控制器模块传入读取地址与读取到的数据；逻辑控制寄存器用于配置osd控制参数；osd图标寄存器用于保存需要融合的图标参数；crc比较寄存器用于存放crc计算结果；
8、所述显示控制器模块包括可编程逻辑单元、数据队列存储器和多路选择器，所述显示控制器模块连接至信号发送模块；
9、所述时钟控制模块包括第一锁相环和第二锁相环，所述第一锁相环与信号发送模块，显示控制器模块分别连接；所述第二锁相环与第一锁相环，信号发送模块分别连接，其中，所述第一锁相环用于把信号发送模块输入的时钟信号倍频为内部逻辑所需的较高频率的时钟信号，所述第二锁相环用于将第一锁相环倍频后的较高频的时钟信号降频为信号发送模块所需要的特定频率、特定相位的时钟，以达到信号发送模块的时钟基准。
10、本专利技术的技术效果为：(1)采用了zynq芯片，是一种全新的异构平台，充分利用了zynq的arm处理器与fpga阵列，实现了逻辑控制与osd显示功能的集成；(2)物料清单减少、功能集成，能大幅降低小体积pcb布局设计的难度，优化电磁兼容性的设计；(3)依托fpga阵列与高性能arm处理器，可实现更复杂的视频处理与逻辑控制需求。
本文档来自技高网...【技术保护点】
1.一种基于ZYNQ的OSD桥接控制器，包括ZYNQ芯片，所述ZYNQ芯片包括ARM处理器和FPGA，所述ARM处理器用于逻辑控制，所述FPGA用于视频流数据解析并添加OSD图标，其特征在于：所述FPGA包括：信号接收模块(1)，信号发送模块(2)，显示控制器模块(3)，时钟控制模块(4)，接口控制器模块(5)与逻辑控制模块(6)；
2.根据权利要求1所述的一种基于ZYNQ的OSD桥接控制器，其特征在于：所述信号接收模块(1)包括LVDS接收器，所述LVDS接收器的输出端分别与显示控制器模块(3)和时钟控制模块(4)连接。
3.根据权利要求1所述的一种基于ZYNQ的OSD桥接控制器，其特征在于：所述信号发送模块(2)包括LVDS发送器，所述LVDS发送器的输入端分别与时钟控制模块(4)和显示控制器模块(3)分别连接。
4.根据权利要求1所述的一种基于ZYNQ的OSD桥接控制器，其特征在于：所述接口控制器模块(5)包括QSPIFLASH控制器，与FLASH闪存连接，所述QSPIFLASH控制器连接至所述显示控制器模块(3)。
5.根据
6.根据权利要求5所述的一种基于ZYNQ的OSD桥接控制器，其特征在于：所述控制寄存器包括Flash控制寄存器、逻辑控制寄存器、OSD图标寄存器、CRC比较寄存器，其中Flash控制寄存器用于向接口控制器模块(5)传入读取地址与读取到的数据；逻辑控制寄存器用于配置OSD控制参数；OSD图标寄存器用于保存需要融合的图标参数；CRC比较寄存器用于存放CRC计算结果。
7.根据权利要求1所述的一种基于ZYNQ的OSD桥接控制器，其特征在于：所述显示控制器模块(3)包括可编程逻辑单元、数据队列存储器和多路选择器，所述显示控制器模块(3)连接至信号发送模块(2)。
8.根据权利要求1所述的一种基于ZYNQ的OSD桥接控制器，其特征在于：所述时钟控制模块(4)包括第一锁相环和第二锁相环，所述第一锁相环与信号发送模块(2)，显示控制器模块(3)分别连接；所述第二锁相环与第一锁相环，信号发送模块(2)分别连接。
9.根据权利要求8所述的一种基于ZYNQ的OSD桥接控制器，其特征在于：所述第一锁相环用于把信号发送模块(2)输入的时钟信号倍频为内部逻辑所需的较高频率的时钟信号，所述第二锁相环用于将第一锁相环倍频后的较高频的时钟信号降频为信号发送模块(2)所需要的时钟，以达到信号发送模块(2)的时钟基准。
10.根据权利要求1所述的一种基于ZYNQ的OSD桥接控制器，其特征在于：
...【技术特征摘要】
1.一种基于zynq的osd桥接控制器，包括zynq芯片，所述zynq芯片包括arm处理器和fpga，所述arm处理器用于逻辑控制，所述fpga用于视频流数据解析并添加osd图标，其特征在于：所述fpga包括：信号接收模块(1)，信号发送模块(2)，显示控制器模块(3)，时钟控制模块(4)，接口控制器模块(5)与逻辑控制模块(6)；
2.根据权利要求1所述的一种基于zynq的osd桥接控制器，其特征在于：所述信号接收模块(1)包括lvds接收器，所述lvds接收器的输出端分别与显示控制器模块(3)和时钟控制模块(4)连接。
3.根据权利要求1所述的一种基于zynq的osd桥接控制器，其特征在于：所述信号发送模块(2)包括lvds发送器，所述lvds发送器的输入端分别与时钟控制模块(4)和显示控制器模块(3)分别连接。
4.根据权利要求1所述的一种基于zynq的osd桥接控制器，其特征在于：所述接口控制器模块(5)包括qspiflash控制器，与flash闪存连接，所述qspiflash控制器连接至所述显示控制器模块(3)。
5.根据权利要求1所述的一种基于zynq的osd桥接控制器，其特征在于：所述逻辑控制模块(6)包括控制寄存器，通过axi总线与arm处理器连接，所述控制寄存器连接至所述接口控制器模块(5)。
6.根据权利要求5...
【专利技术属性】
技术研发人员：赵俊伟，范龙熠，陈华，
申请(专利权)人：伯泰克汽车电子芜湖有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。