【技术实现步骤摘要】
本专利技术涉及超导电子学与存算一体架构设计领域，具体涉及一种基于忆阻器的超导存算一体架构。
技术介绍
1、随着云计算、大数据和人工智能等技术的迅猛发展，数据量呈指数级增长，这带来了大量的算力需求和能源消耗等一系列问题。然而，传统的基于半导体器件的存储和计算架构存在一些瓶颈，如存储与计算之间的数据传输效率低、能耗过高以及相应的散热难题等。因此，进行基于低功耗和高计算能力的存算一体芯片研究工作具有极其重要的科学和战略意义。
2、目前，基于忆阻器的存算一体架构已经受到广泛研究，具有广泛的应用潜力，包括人工智能、边缘计算、物联网等多个领域。然而，在实际应用中，该架构仍然面临一些挑战，例如计算速度不足和高能耗等问题。例如中国专利公开号cn114861902a公开了一种处理单元及其操作方法、计算芯片，该处理单元包括：忆阻器阵列，配置为被映射为用于神经网络的网络层的权重矩阵；输入模块，配置为接收输入数据并将输入数据转换为输入信号以输入到忆阻器阵列中；输出模块，配置为接收忆阻器阵列对输入信号进行计算处理后得到的输出信号，并将输出信号转换为输出数据。该专利申请能够基于忆阻器能耗问题提出超导-忆阻器存算一体架构，结合超导能耗低和忆阻器神经形态计算的优势，实现一种超低功耗的新型存算一体架构。
技术实现思路
1、本专利技术所要解决的技术问题在于现有技术基于忆阻器的存算一体架构存在计算速度不足和高能耗的问题。
2、本专利技术通过以下技术手段解决上述技术问题的：一种基于忆阻器的超导存算
3、进一步地，所述超导层采用的超导电路材料包括铌或铝。
4、进一步地，所述忆阻器为金属氧化层，其中间层的材料为氧化钛或氧化铌。
5、进一步地，所述忆阻器的顶层包括顶电极，所述顶电极的材料包括铂、金。
6、进一步地，所述存算单元能够实现乘法操作，用公式表示为[输出电压态]＝ib rs*[输入电压态]*[阻态]，其中，输入电压态指的是存算单元输入的电压的高低电平状态，输出电压态指的是存算单元输出的电压的高低电平状态，阻态指的是忆阻器的高低阻态，ib为偏置电流，rs为超导层失超电阻。
7、更进一步地，多个存算单元线性连接形成阵列单元，所述阵列单元是将每个存算单元的超导层串联连接，每个存算单元的忆阻器单独接收输入电压信号，整个电路中超导层的超导电极的电压作为阵列单元的输出电压，所述阵列单元的输出电压随着存算单元的数量线性累加。
8、更进一步地，所述交叉阵列结构的每一列为一个阵列单元，每一行接收同一输入电压信号，从而每一行的各个存算单元也连接到一起，第一行至第m行接收的输入电压信号分别为v1至vm，每一列的最后一个存算单元输出单个阵列单元的输出电压，分别为vo1至von。
9、更进一步地，所述交叉阵列结构应用于卷积神经网络，作为卷积神经网络中卷积操作的硬件电路。
10、更进一步地，所述卷积神经网络的每个卷积层分别对应交叉阵列结构的每个存算单元中的忆阻器，卷积神经网络基于损失函数梯度下降方法通过反向传播更新卷积层中的权重大小，不断训练卷积神经网络，训练好的卷积神经网络中卷积层输出的权重值映射给对应的忆阻器。
11、更进一步地，所述交叉阵列结构应用于卷积神经网络以后，其卷积操作的公式为
12、
13、其中，wnm是交叉阵列结构的第m行第n列的存算单元的忆阻器对应的权重值。
14、更进一步地，所述基于忆阻器的超导存算一体架构的功耗计算公式为：
15、
16、其中，rn为超导层的正常状态电阻，rlrs为忆阻器低阻态的阻值。
17、本专利技术的优点在于：
18、(1)本专利技术利用忆阻器的存储能力以及超导层的高速读写和低功耗的特性，将忆阻器与超导层相结合，充分发挥它们各自的优势，集忆阻器和超导电路的优势于一体，实现了高处理速度性能及低功耗的存算一体新架构，解决了当前存算一体架构计算速度不足和高能耗等方面问题。
19、(2)本专利技术提出的超导存算一体架构有效地避免了传统的半导体芯片中乘加运算需要使用的大量的逻辑门单元，通过利用存算单元的乘加运算和并行计算能力，可以有效提高整体性能，可以极大地提升芯片应用方向的集成度。
20、(3)本专利技术将交叉阵列结构应用于卷积神经网络，作为卷积神经网络中卷积操作的硬件电路，实现神经形态计算的神经网络硬件加速器。
21、(4)本专利技术的基于忆阻器的超导存算一体架构，经过实验验证，功耗仅为1.6μw，而现有技术基于忆阻器的系统，功耗在77.5mw以上，因此，本专利技术在功耗效率上表现出～48400倍优势。
本文档来自技高网...【技术保护点】
1.一种基于忆阻器的超导存算一体架构，其特征在于，包括存算单元，所述存算单元包括超导层和忆阻器，所述忆阻器包括中间层和顶层，所述超导层通过中间层与忆阻器的顶层连接；若干行存算单元以及若干列存算单元交叉连接形成交叉阵列结构，所述交叉阵列结构每一行输入电压信号作为矩阵输入信号，交叉阵列结构实现矩阵乘加运算，每一列的最后一个存算单元输出矩阵乘加运算结果，其中，利用超导层提升运算速度。
2.根据权利要求1所述的一种基于忆阻器的超导存算一体架构，其特征在于，所述超导层采用的超导电路材料包括铌或铝。
3.根据权利要求1所述的一种基于忆阻器的超导存算一体架构，其特征在于，所述忆阻器为金属氧化层，其中间层的材料为氧化钛或氧化铌。
4.根据权利要求1所述的一种基于忆阻器的超导存算一体架构，其特征在于，所述忆阻器的顶层包括顶电极，所述顶电极的材料包括铂、金。
5.根据权利要求1所述的一种基于忆阻器的超导存算一体架构，其特征在于，所述存算单元能够实现乘法操作，用公式表示为[输出电压态]＝Ib Rs*[输入电压态]*[阻态]，其中，输入电压态指的是存算单元
6.根据权利要求5所述的一种基于忆阻器的超导存算一体架构，其特征在于，多个存算单元线性连接形成阵列单元，所述阵列单元是将每个存算单元的超导层串联连接，每个存算单元的忆阻器单独接收输入电压信号，整个电路中超导层的超导电极的电压作为阵列单元的输出电压，所述阵列单元的输出电压随着存算单元的数量线性累加。
7.根据权利要求6所述的一种基于忆阻器的超导存算一体架构，其特征在于，所述交叉阵列结构的每一列为一个阵列单元，每一行接收同一输入电压信号，从而每一行的各个存算单元也连接到一起，第一行至第m行接收的输入电压信号分别为V1至Vm，每一列的最后一个存算单元输出单个阵列单元的输出电压，分别为Vo1至Von。
8.根据权利要求7所述的一种基于忆阻器的超导存算一体架构，其特征在于，所述交叉阵列结构应用于卷积神经网络，作为卷积神经网络中卷积操作的硬件电路，所述卷积神经网络的每个卷积层分别对应交叉阵列结构的每个存算单元中的忆阻器，卷积神经网络基于损失函数梯度下降方法通过反向传播更新卷积层中的权重大小，不断训练卷积神经网络，训练好的卷积神经网络中卷积层输出的权重值映射给对应的忆阻器。
9.根据权利要求8所述的一种基于忆阻器的超导存算一体架构，其特征在于，所述交叉阵列结构应用于卷积神经网络以后，其卷积操作的公式为
10.根据权利要求9所述的一种基于忆阻器的超导存算一体架构，其特征在于，所述基于忆阻器的超导存算一体架构的功耗计算公式为：
...【技术特征摘要】
1.一种基于忆阻器的超导存算一体架构，其特征在于，包括存算单元，所述存算单元包括超导层和忆阻器，所述忆阻器包括中间层和顶层，所述超导层通过中间层与忆阻器的顶层连接；若干行存算单元以及若干列存算单元交叉连接形成交叉阵列结构，所述交叉阵列结构每一行输入电压信号作为矩阵输入信号，交叉阵列结构实现矩阵乘加运算，每一列的最后一个存算单元输出矩阵乘加运算结果，其中，利用超导层提升运算速度。
2.根据权利要求1所述的一种基于忆阻器的超导存算一体架构，其特征在于，所述超导层采用的超导电路材料包括铌或铝。
3.根据权利要求1所述的一种基于忆阻器的超导存算一体架构，其特征在于，所述忆阻器为金属氧化层，其中间层的材料为氧化钛或氧化铌。
4.根据权利要求1所述的一种基于忆阻器的超导存算一体架构，其特征在于，所述忆阻器的顶层包括顶电极，所述顶电极的材料包括铂、金。
5.根据权利要求1所述的一种基于忆阻器的超导存算一体架构，其特征在于，所述存算单元能够实现乘法操作，用公式表示为[输出电压态]＝ib rs*[输入电压态]*[阻态]，其中，输入电压态指的是存算单元输入的电压的高低电平状态，输出电压态指的是存算单元输出的电压的高低电平状态，阻态指的是忆阻器的高低阻态，ib为偏置电流，rs为超导层失超电阻。
6.根据权利要求5所述的一种基于忆阻器的超导存算一体架构，其特征...
【专利技术属性】
技术研发人员：徐祖雨，杨涛，林杨，张瑞，胡振东，吴祖恒，朱云来，代月花，
申请(专利权)人：安徽大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。