【技术实现步骤摘要】
本专利技术涉及雷达探测，具体涉及一种探地雷达时窗延时间隔校准电路和校准方法。
技术介绍
1、脉冲探地雷达通过发射短脉冲电磁波将信号辐射到地下，然后接收反射/折射/衍射回来的信号，通过信号的时延、振幅、相位等信息获取地下目标的位置、形状、结构和性质等信息。
2、脉冲探地雷达通常采用等效采样技术，对时窗内一个完整的雷达反射波进行多次采样，每一次采样其时延时间按照设定的延时间隔改变一次，在多次采样的过程中等效获取一个雷达反射波不同时刻的采样点幅值。
3、时窗内任何触发点的延时突变都将导致采样点的相位误差，从而降低恢复波形的精度。时延芯片采用的高精密lvpecl芯片，由于高精密延时芯片受温度影响较大，随着外界环境和工作温度的变化，精密时延电路的延时间隔也会发生变化，这将导致相邻周期连接处的时窗点存在延时突变。当芯片核心温度升高时，存在向下的延时突变点，雷达波形将重复采样部分时窗信息；当芯片核心温度降低时，存在向上的延时突变点，雷达波形将漏掉部分时窗信息。这两种情况均不利于小目标的检测和定位。
4、针对上述问题，现有方法是在设备出厂前完成拷机工作后，调节一个固定的延时间隔，采取对高温部件进行物理散热的方式使其工作温度相对稳定。但是在实际应用中，随着设备连续工作，环境温度的变化，固定的延时间隔并不能满足要求，时窗突变点依然存在。
技术实现思路
1、为了解决现有技术中存在的问题，本方案提出一种探地雷达时窗延时间隔校准电路和校准方法，采用延时反馈电路和fpga芯
2、根据本专利技术的第一方面，提供了一种探地雷达时窗延时间隔校准电路，包括：延时反馈电路和fpga芯片，延时反馈电路包括时钟管理电路、延时电路、d触发电路和电平转换电路，用于输出反馈信号到fpga芯片；fpga芯片用于根据反馈信号一个周期内的触发脉冲数，实时调整输入到延时电路的触发脉冲数。
3、可选地，在本专利技术提供的探地雷达时窗延时间隔校准电路中，时钟管理电路用于输出同频率同相位的第一时钟信号和第二时钟信号，第一时钟信号接入fpga芯片，第二时钟信号接入d触发器的数据接口；
4、延时电路用于按照fpga芯片设定的延时间隔进行延时，并将输出的延时脉冲信号接入d触发器的时钟信号接口；
5、d触发器在延时脉冲信号的上升沿锁存第二时钟信号的状态，输出一个周期性的lvpecl差分信号至电平转换电路；
6、电平转换电路用于将lvpecl差分信号转换为lvttl脉冲信号，并将lvttl脉冲信号作为反馈信号输入fpga芯片中。
7、可选地，在本专利技术提供的探地雷达时窗延时间隔校准电路中，fpga芯片用于将与第一时钟信号同步的脉冲信号输入延时电路，每个脉冲信号的电平变化发生在第一时钟信号的上升沿。
8、可选地，在本专利技术提供的探地雷达时窗延时间隔校准电路中，每相邻两个延时脉冲信号的时间差相同，反馈信号的一个周期等效为第二时钟信号的一个周期中连续多个延时脉冲信号的展宽时间。
9、根据本专利技术的第二方面，提供了一种探地雷达的时窗延时间隔校准方法，基于如上所述的探地雷达时窗延时间隔校准电路实现，包括：初始化雷达时窗内脉冲信号的数量，将脉冲数写入寄存器；接收延时反馈电路提供的反馈信号，根据反馈信号检测一个反馈信号周期内的触发脉冲数；根据一个反馈信号周期内的触发脉冲数计算雷达时窗内的触发脉冲数修正值，将触发脉冲数修正值写入寄存器。
10、可选地，在本专利技术提供的探地雷达的时窗延时间隔校准方法中，将反馈信号作为计数时钟输入到计数器中，根据反馈信号的上升沿或下降沿进行计数；当计数值为0时，对应的控制信号输出低电平，当计数值为1时，对应的控制信号为高电平，将计数值为1的反馈信号时间作为一个反馈信号周期；控制信号为低电平时计数器清零，控制信号为高电平时，计数器打开，通过计数器计算一个反馈信号周期内的触发脉冲数。
11、可选地，在本专利技术提供的探地雷达的时窗延时间隔校准方法中，根据一个反馈信号周期内的触发脉冲数，计算相邻触发脉冲延时间隔的修正值δtpd：
12、
13、其中，tclk1指为第一时钟信号的周期，npd为一个反馈信号周期内的触发脉冲数；
14、基于相邻触发脉冲延时间隔的修正值，计算时窗内触发脉冲数的修正值npulse-pd：
15、
16、其中，tw为时窗，δtpd为相邻触发脉冲延时间隔的修正值；将时窗内的触发脉冲数更新为修正后的触发脉冲数，重新写入寄存器。
17、可选地，在本专利技术提供的探地雷达的时窗延时间隔校准方法中，向延时电路输出触发脉冲数修正值数量的脉冲信号。
18、根据本专利技术提供的探地雷达时窗延时间隔校准电路和校准方法，通过反馈电路设计实现时窗延时均匀度自适应校准，克服了不同器件差异或同一器件因温度不同带来的时窗点延时突变，提高了时窗内延时的均匀度，确保了雷达回波数据采样的连续性，有利于小目标的检测和定位。
19、上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段，而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其它目的、特征和优点能够更明显易懂，以下特举本专利技术的具体实施方式。
本文档来自技高网...【技术保护点】
1.一种探地雷达时窗延时间隔校准电路，其特征在于，包括：延时反馈电路和FPGA芯片，所述延时反馈电路包括时钟管理电路、延时电路、D触发电路和电平转换电路，用于输出反馈信号到所述FPGA芯片；所述FPGA芯片用于根据反馈信号一个周期内的触发脉冲数，实时调整输入到所述延时电路的触发脉冲数。
2.根据权利要求1所述的探地雷达时窗延时间隔校准电路，其特征在于，所述时钟管理电路用于输出同频率、同相位的第一时钟信号和第二时钟信号，所述第一时钟信号接入所述FPGA芯片，所述第二时钟信号接入所述D触发器的数据接口；
3.根据权利要求2所述的探地雷达时窗延时间隔校准电路，其特征在于，所述FPGA芯片用于将与所述第一时钟信号同步的脉冲信号输入所述延时电路，每个脉冲信号的电平变化发生在所述第一时钟信号的上升沿。
4.根据权利要求2所述的探地雷达时窗延时间隔校准电路，其特征在于，每相邻两个延时脉冲信号的时间差相同，所述反馈信号的一个周期等效为所述第二时钟信号的一个周期中连续多个延时脉冲信号的展宽时间。
5.一种探地雷达的时窗延时间隔校准方法，基于如权利要求
6.根据权利要求5所述的探地雷达的时窗延时间隔校准方法，其特征在于，所述接收延时反馈电路提供的反馈信号，根据所述反馈信号检测一个反馈信号周期内的触发脉冲数的步骤包括：
7.根据权利要求6所述的探地雷达的时窗延时间隔校准方法，其特征在于，所述根据所述一个反馈信号周期内的触发脉冲数计算雷达时窗内的触发脉冲数修正值，将所述触发脉冲数修正值写入寄存器的步骤包括：
8.根据权利要求7所述的探地雷达的时窗延时间隔校准方法，其特征在于，所述方法还包括：向延时电路输出触发脉冲数修正值数量的脉冲信号。
...【技术特征摘要】
1.一种探地雷达时窗延时间隔校准电路，其特征在于，包括：延时反馈电路和fpga芯片，所述延时反馈电路包括时钟管理电路、延时电路、d触发电路和电平转换电路，用于输出反馈信号到所述fpga芯片；所述fpga芯片用于根据反馈信号一个周期内的触发脉冲数，实时调整输入到所述延时电路的触发脉冲数。
2.根据权利要求1所述的探地雷达时窗延时间隔校准电路，其特征在于，所述时钟管理电路用于输出同频率、同相位的第一时钟信号和第二时钟信号，所述第一时钟信号接入所述fpga芯片，所述第二时钟信号接入所述d触发器的数据接口；
3.根据权利要求2所述的探地雷达时窗延时间隔校准电路，其特征在于，所述fpga芯片用于将与所述第一时钟信号同步的脉冲信号输入所述延时电路，每个脉冲信号的电平变化发生在所述第一时钟信号的上升沿。
4.根据权利要求2所述的探地雷达时窗延时间隔校准电路，其特征...
【专利技术属性】
技术研发人员：黄素贞，杨振涛，
申请(专利权)人：青岛中电众益智能科技发展有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。