System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 阵列基板行驱动电路制造技术_技高网

阵列基板行驱动电路制造技术

技术编号:40708796 阅读:5 留言:0更新日期:2024-03-22 11:09
本申请提供一种阵列基板行驱动电路,阵列基板行驱动电路包括级联的多级栅极驱动模块,其中,第n级栅极驱动模块包括上拉控制单元、上拉单元、下拉单元、逻辑寻址单元以及电位抬升单元,从而逻辑寻址单元在水平空白阶段上拉第一节点的电位的同时,由电位抬升单元进一步将第一节点的电位抬升至更高电位,进而提升上拉单元在水平空白阶段经随机侦测输出的驱动信号的电压峰值,提高阵列基板行驱动电路在水平空白阶段进行随机侦测的侦测结果准确性。

【技术实现步骤摘要】

本申请涉及显示,具体涉及一种阵列基板行驱动电路


技术介绍

1、阵列基板行驱动电路(gate-driver on array,goa)技术是一种将栅极驱动电路以薄膜晶体管制造工艺集成在显示面板上,实现显示面板的窄边框化并降低显示面板的制造成本的技术。

2、为了对显示面板的像素单元中的像素电路进行补偿和驱动像素单元中的发光元件发光,通常需要向像素电路提供多个不同类型的驱动信号,如发光控制晶体管的发光驱动信号、数据写入晶体管的数据写入驱动信号、补偿晶体管的补偿驱动信号等,因此像素电路所对应的goa被设计为较为复杂的电路,从而goa占用显示面板的面积较大。为缩减goa占用显示面板的面积,相关技术提出这样一种解决方案:goa的一级栅极驱动模块向同一行像素单元的像素电路提供多个不同类型的驱动信号,或,向多行像素单元的像素电路提供同种类型的驱动信号(如一级栅极驱动模块向至少两行像素单元提供发光驱动信号),以实现栅极驱动模块的复用,减少goa中栅极驱动模块的级数,并有利于显示面板实现超窄边框设计。

3、在实践中,专利技术人发现:当这类goa在水平空白阶段(也即水平消隐期间)进行随机侦测时,如果接收到寻址信号的某一级栅级驱动模块的上拉节点处的电位不足,该级栅极驱动模块无法准确输出驱动信号,则无法实现对应的像素行的晶体管迁移率的准确侦测,即出现侦测不准确的问题,影响显示面板的显示品质。


技术实现思路

1、本申请提供一种阵列基板行驱动电路,旨在解决阵列基板行驱动电路在水平空白阶段进行的随机侦测的侦测结果不准确的问题。

2、本申请提供一种阵列基板行驱动电路,包括级联的多级栅极驱动模块,每级所述栅极驱动模块的驱动周期包括水平显示阶段以及水平空白阶段,第n级栅极驱动模块包括:

3、上拉控制单元,所述上拉控制单元与第n-p级栅极驱动模块的第一级传信号输出端、所述阵列基板行驱动电路的第一控制信号端以及所述第n级栅极驱动模块的第一节点电性连接,所述上拉控制单元用于在所述第一级传信号输出端的第一级传信号的控制下,在所述水平显示阶段将所述第一控制信号端的参考高电平信号输出至所述第一节点;

4、上拉单元,所述上拉单元与所述第一节点、所述阵列基板行驱动电路的第一时钟信号端、所述阵列基板行驱动电路的第二时钟信号端、所述第n级栅极驱动模块的第二级传信号输出端以及所述第n级栅极驱动模块的多个驱动信号输出端电性连接,所述上拉单元用于在所述第一节点的电位以及所述第一时钟信号端的第一时钟信号的控制下,向所述第二级传信号输出端输出第二级传信号,所述上拉单元还用于在所述第一节点的电位以及所述第二时钟信号端的第二时钟信号的控制下,向多个所述驱动信号输出端输出相应的驱动信号;

5、下拉单元,所述下拉单元与所述第一节点、第n+p级栅极驱动模块的第三级传信号输出端以及所述阵列基板行驱动电路的第二控制信号端电性连接,所述下拉单元用于在所述第三级传信号输出端的第三级传信号的控制下,在所述水平显示阶段将所述第二控制信号端的参考低电平信号输出至所述第一节点;

6、逻辑寻址单元,所述逻辑寻址单元与所述第一级传信号输出端、所述第一控制信号端、所述阵列基板行驱动电路的寻址复位信号端、所述阵列基板行驱动电路的寻址信号端以及所述第n级栅极驱动模块的第二节点电性连接,所述逻辑寻址单元用于在所述寻址信号端的寻址信号、所述参考高电平信号、所述第一级传信号以及所述寻址复位信号端的寻址复位信号的控制下,在所述水平空白阶段上拉所述第一节点的电位;

7、电位抬升单元,所述电位抬升单元与所述第二节点、所述阵列基板行驱动电路的第三控制信号端以及所述第一节点电性连接,所述电位抬升单元用于在所述第三控制信号端的第三参考信号和所述第二节点的电位的控制下,在所述水平空白阶段抬升所述第一节点的电位;

8、其中,n和p均为大于0的整数,且n大于p。

9、在本申请提供的阵列基板行驱动电路中,所述电位抬升单元包括抬升子单元以及抬升控制子单元;

10、所述抬升控制子单元与所述第二节点、所述第三控制信号端以及所述抬升子单元电性连接,所述抬升控制子单元用于在所述第三参考信号的控制下,将所述第二节点的电位输出至所述抬升子单元;

11、所述抬升子单元与所述第一节点电性连接,所述抬升子单元用于根据所述第二节点的电位抬升所述第一节点的电位。

12、在本申请提供的阵列基板行驱动电路中,所述抬升控制子单元包括一个第一电位抬升晶体管;

13、所述第一电位抬升晶体管的栅极与所述第三控制信号端电性连接,所述第一电位抬升晶体管的源极与所述第二节点电性连接,所述第一电位抬升晶体管的漏极与所述抬升子单元电性连接。

14、在本申请提供的阵列基板行驱动电路中,所述第一电位抬升晶体管的栅极与所述寻址复位信号端电性连接,所述寻址复位信号为所述第三参考信号。

15、在本申请提供的阵列基板行驱动电路中,所述抬升控制子单元包括多个第一电位抬升晶体管;

16、多个所述第一电位抬升晶体管的栅极均与所述第三控制信号端电性连接,多个所述第一电位抬升晶体管的源极均与所述第二节点电性连接,多个所述第一电位抬升晶体管的漏极均与所述抬升子单元电性连接,所述第三参考信号的波形与所述第二时钟信号的波形相同。

17、在本申请提供的阵列基板行驱动电路中,多个所述第一电位抬升晶体管的栅极与所述第二时钟信号端电性连接,所述第二时钟信号为所述第三参考信号。

18、在本申请提供的阵列基板行驱动电路中,所述抬升子单元包括第一电容器;

19、所述第一电容器的第一极板与所述第一节点电性连接,所述第一电容器的第二极板与所述抬升控制子单元电性连接。

20、在本申请提供的阵列基板行驱动电路中,所述电位抬升单元还包括一个第二电位抬升晶体管;

21、所述第二电位抬升晶体管的栅极与所述第三级传信号输出端电性连接,所述第二电位抬升晶体管的源极分别与所述抬升控制子单元和所述抬升子单元电性连接,所述第二电位抬升晶体管的漏极与所述第二控制信号端电性连接。

22、在本申请提供的阵列基板行驱动电路中,所述逻辑寻址单元包括第一逻辑寻址晶体管、第二逻辑寻址晶体管、第三逻辑寻址晶体管、第四逻辑寻址晶体管、第五逻辑寻址晶体管以及第二电容器,所述第一逻辑寻址晶体管的栅极与所述寻址复位信号端电性连接,所述第一逻辑寻址晶体管的漏极与所述第一节点电性连接,所述第一逻辑寻址晶体管的源极与所述第二逻辑寻址晶体管的漏极电性连接,所述第二逻辑寻址晶体管的栅极与所述第二节点电性连接,所述第二逻辑寻址晶体管的源极与所述第一控制信号端电性连接,所述第二电容器的第一极板与所述第二节点电性连接,所述第二电容器的第二极板与所述第一控制信号端电性连接,所述第三逻辑寻址晶体管的源极与所述第一级传信号输出端电性连接,所述第三逻辑寻址晶体管的漏极与所述第四逻辑寻址晶体管的源极电性连接,所述第三逻辑寻址晶本文档来自技高网...

【技术保护点】

1.一种阵列基板行驱动电路,其特征在于,包括级联的多级栅极驱动模块,每级所述栅极驱动模块的驱动周期包括水平显示阶段以及水平空白阶段,第n级栅极驱动模块包括:

2.根据权利要求1所述阵列基板行驱动电路,其特征在于,所述电位抬升单元包括抬升子单元以及抬升控制子单元;

3.根据权利要求2所述的阵列基板行驱动电路,其特征在于,所述抬升控制子单元包括一个第一电位抬升晶体管;

4.根据权利要求3所述的阵列基板行驱动电路,其特征在于,所述第一电位抬升晶体管的栅极与所述寻址复位信号端电性连接,所述寻址复位信号为所述第三参考信号。

5.根据权利要求2所述的阵列基板行驱动电路,其特征在于,所述抬升控制子单元包括多个第一电位抬升晶体管;

6.根据权利要求5所述的阵列基板行驱动电路,其特征在于,多个所述第一电位抬升晶体管的栅极与所述第二时钟信号端电性连接,所述第二时钟信号为所述第三参考信号。

7.根据权利要求2所述的阵列基板行驱动电路,其特征在于,所述抬升子单元包括第一电容器;

8.根据权利要求2所述的阵列基板行驱动电路,其特征在于,所述电位抬升单元还包括一个第二电位抬升晶体管;

9.根据权利要求1所述的阵列基板行驱动电路,其特征在于,所述逻辑寻址单元包括第一逻辑寻址晶体管、第二逻辑寻址晶体管、第三逻辑寻址晶体管、第四逻辑寻址晶体管、第五逻辑寻址晶体管以及第二电容器,所述第一逻辑寻址晶体管的栅极与所述寻址复位信号端电性连接,所述第一逻辑寻址晶体管的漏极与所述第一节点电性连接,所述第一逻辑寻址晶体管的源极与所述第二逻辑寻址晶体管的漏极电性连接,所述第二逻辑寻址晶体管的栅极与所述第二节点电性连接,所述第二逻辑寻址晶体管的源极与所述第一控制信号端电性连接,所述第二电容器的第一极板与所述第二节点电性连接,所述第二电容器的第二极板与所述第一控制信号端电性连接,所述第三逻辑寻址晶体管的源极与所述第一级传信号输出端电性连接,所述第三逻辑寻址晶体管的漏极与所述第四逻辑寻址晶体管的源极电性连接,所述第三逻辑寻址晶体管的栅极与所述寻址信号端电性连接,所述第四逻辑寻址晶体管的栅极与所述寻址信号端电性连接,所述第四逻辑寻址晶体管的漏极与所述第二节点电性连接,所述第五逻辑寻址晶体管的栅极与所述第二节点电性连接,所述第五逻辑寻址晶体管的源极与所述第一控制信号端电性连接,所述第五逻辑寻址晶体管的漏极与所述第四逻辑寻址晶体管的源极电性连接;

10.根据权利要求1至9任一项所述的阵列基板行驱动电路,其特征在于,所述第n级栅极驱动模块还包括:

...

【技术特征摘要】

1.一种阵列基板行驱动电路,其特征在于,包括级联的多级栅极驱动模块,每级所述栅极驱动模块的驱动周期包括水平显示阶段以及水平空白阶段,第n级栅极驱动模块包括:

2.根据权利要求1所述阵列基板行驱动电路,其特征在于,所述电位抬升单元包括抬升子单元以及抬升控制子单元;

3.根据权利要求2所述的阵列基板行驱动电路,其特征在于,所述抬升控制子单元包括一个第一电位抬升晶体管;

4.根据权利要求3所述的阵列基板行驱动电路,其特征在于,所述第一电位抬升晶体管的栅极与所述寻址复位信号端电性连接,所述寻址复位信号为所述第三参考信号。

5.根据权利要求2所述的阵列基板行驱动电路,其特征在于,所述抬升控制子单元包括多个第一电位抬升晶体管;

6.根据权利要求5所述的阵列基板行驱动电路,其特征在于,多个所述第一电位抬升晶体管的栅极与所述第二时钟信号端电性连接,所述第二时钟信号为所述第三参考信号。

7.根据权利要求2所述的阵列基板行驱动电路,其特征在于,所述抬升子单元包括第一电容器;

8.根据权利要求2所述的阵列基板行驱动电路,其特征在于,所述电位抬升单元还包括一个第二电位抬升晶体管;

9.根据权利要求1所述的阵列基板行驱动电路,其...

【专利技术属性】
技术研发人员:周翔韩佰祥李广耀
申请(专利权)人:深圳市华星光电半导体显示技术有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1