【技术实现步骤摘要】
本专利技术涉及反馈控制电路，尤其涉及一种锁相环电路以及芯片。
技术介绍
1、锁相环(phase locked loop，pll)电路是一种利用相位同步产生的电压，去调谐压控振荡器以产生目标频率的负反馈控制电路。一般地，pll电路包括：鉴频鉴相器(phasefrequency detector，pfd)、电荷泵(charge pump，cp)、环路滤波器(loop pass filter，lpf)以及压控振荡器(voltage-controlled oscillator，vco)。
2、目前，lpf可以是无源的，还可以是有源的，其中，有源的lpf相比于无源的lpf，需要一个额外的基准电压，但是，如果该基准电压的噪声较高，那么将导致该基准电压的噪声被引入到pll电路中，从而导致pll电路产生相位噪声。
技术实现思路
1、本申请实施例提供的锁相环电路以及芯片，能够克服现有技术的至少一部分缺陷。
2、第一方面，本申请实施例提供了一种锁相环电路。该锁相环电路包括：频率输出模块，被配置为：在接收到第一电压信号时，输出具有与所述第一电压信号对应的第一频率信号；分频模块，被配置为：对所述第一频率信号进行频率处理，输出第二频率信号；鉴相模块，被配置为：将所述第二频率信号和预设频率的参考信号进行比较，当所述第二频率信号与所述参考信号之间具有相位差时，输出对应的相位差信号；电荷模块，被配置为：根据所述相位差信号输出对应的电流；滤波模块，被配置为：根据所述电荷模块输出的电流生成第二
3、可选地，所述锁相环电路，还包括：低压降稳压单元；所述低压降稳压单元分别与所述电荷模块、所述前级电路单元、所述中间级电路单元、所述后级电路单元、所述频率输出模块连接并提供预设电压。
4、可选地，所述中间级电路单元具有：与所述前级电路单元连接的第一输入端、与所述后级电路单元连接的第一输出端；所述中间级电路单元包括：第一p型mos管、第一n型mos管、第一电阻和第一电容；所述第一p型mos管的源极与所述低压降稳压单元连接，所述第一p型mos管的栅极与所述第一输入端连接，所述第一p型mos管的漏极与所述第一输出端连接；所述第一电阻的第一端与所述第一输入端连接，所述第一电阻的第二端与所述第一电容的第一端连接，所述第一电容的第二端与所述第一输出端连接；所述第一n型mos管的栅极与所述第一输入端连接，所述第一n型mos管的漏极与所述第一输出端连接，所述第一n型mos管的源极连接到地。
5、可选地，所述前级电路单元具有：与所述电荷模块连接的第二输入端、与所述中间级电路单元连接的第二输出端；所述前级电路单元包括：第二p型mos管和第二n型mos管；所述第二p型mos管的源极与所述低压降稳压单元连接，所述第二p型mos管的栅极与所述第二输入端连接，所述第二p型mos管的漏极与所述第二输出端连接；所述第二n型mos管的栅极与所述第二输入端连接，所述第二n型mos管的漏极与所述第二输出端连接，所述第二n型mos管的源极连接到地。
6、可选地，所述后级电路单元具有：与所述中间级电路单元连接的第三输入端、与所述频率输出模块连接的第三输出端；所述后级电路单元包括：第三p型mos管和第三n型mos管；所述第三p型mos管的源极与所述低压降稳压单元连接，所述第三p型mos管的栅极与所述第三输入端连接，所述第三p型mos管的漏极与所述第三输出端连接；所述第三n型mos管的栅极与所述第三输入端连接，所述第三n型mos管的漏极与所述第三输出端连接，所述第三n型mos管的源极连接到地。
7、可选地，所述频率输出模块包括：压控振荡器、第二电阻和第三电阻；所述第二电阻的第一端和所述低压降稳压单元连接，所述第二电阻的第二端与所述压控振荡器连接并形成有第一连接节点；所述第三电阻的第一端与所述滤波模块连接，所述第三电阻的第二端与所述第一连接节点连接。
8、可选地，在所述滤波模块没有对所述频率输出模块输出电压信号时，所述频率输出模块所输出的基础频率信号是根据所述第二电阻和所述第三电阻对通过所述压控振荡器的电压进行分压而确定的。
9、可选地，所述第三电阻为可调节电阻值的电阻，在所述滤波模块对所述频率输出模块输出电压信号时，通过所述第三电阻对所述滤波模块输出的电压信号进行动态分压，并对通过所述压控振荡器的电压进行动态调节，以使得对所述频率输出模块所输出的频率信号进行动态调节。
10、可选地，所述电荷模块包括：电荷泵、第四电阻和第二电容；所述电荷泵具有：第一开关和第二开关，并且所述第一开关和所述第二开关互相连接并形成有第二连接节点；所述第四电阻的第一端与所述第二连接节点连接，所述第四电阻的第二端与所述滤波模块连接；所述第二电容的第一端与所述第二连接节点连接，所述第二电容的第二端连接到地。
11、第二方面，本申请实施例提供了一种芯片，该芯片包括如上所述的锁相环电路。
12、本申请实施例提供的锁相环电路的至少一个有利方面是：通过三级结构的滤波模块将电荷模块输出的电流生成第二电压信号，频率输出模块输出第二电压信号对应的频率信号，从而避免引入额外的基准电压而造成锁相环电路产生相位噪声，进而实现产生噪声较低的频率信号。
本文档来自技高网...【技术保护点】
1.一种锁相环电路，其特征在于，所述锁相环电路包括：
2.根据权利要求1所述的锁相环电路，其特征在于，所述锁相环电路，还包括：低压降稳压单元；
3.根据权利要求2所述的锁相环电路，其特征在于，所述中间级电路单元具有：与所述前级电路单元连接的第一输入端、与所述后级电路单元连接的第一输出端；
4.根据权利要求2所述的锁相环电路，其特征在于，所述前级电路单元具有：与所述电荷模块连接的第二输入端、与所述中间级电路单元连接的第二输出端；
5.根据权利要求2所述的锁相环电路，其特征在于，所述后级电路单元具有：与所述中间级电路单元连接的第三输入端、与所述频率输出模块连接的第三输出端；
6.根据权利要求2所述的锁相环电路，其特征在于，所述频率输出模块包括：压控振荡器、第二电阻和第三电阻；
7.根据权利要求6所述的锁相环电路，其特征在于，在所述滤波模块没有对所述频率输出模块输出电压信号时，所述频率输出模块所输出的基础频率信号是根据所述第二电阻和所述第三电阻对通过所述压控振荡器的电压进行分压而确定的。
8.根据权利要
9.根据权利要求1所述的锁相环电路，其特征在于，所述电荷模块包括：电荷泵、第四电阻和第二电容；
10.一种芯片，其特征在于，所述芯片包括如权利要求1至9中任一项所述的锁相环电路。
...【技术特征摘要】
1.一种锁相环电路，其特征在于，所述锁相环电路包括：
2.根据权利要求1所述的锁相环电路，其特征在于，所述锁相环电路，还包括：低压降稳压单元；
3.根据权利要求2所述的锁相环电路，其特征在于，所述中间级电路单元具有：与所述前级电路单元连接的第一输入端、与所述后级电路单元连接的第一输出端；
4.根据权利要求2所述的锁相环电路，其特征在于，所述前级电路单元具有：与所述电荷模块连接的第二输入端、与所述中间级电路单元连接的第二输出端；
5.根据权利要求2所述的锁相环电路，其特征在于，所述后级电路单元具有：与所述中间级电路单元连接的第三输入端、与所述频率输出模块连接的第三输出端；
6.根据权利要求2所述的锁相环电路，其特征在于，所述频率输出模块包括：压控振荡器、第二电阻和第三...
【专利技术属性】
技术研发人员：殷强，芦文，
申请(专利权)人：深圳市中科蓝讯科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。