【技术实现步骤摘要】
本专利技术属于半导体制造，涉及一种gan基器件的单片集成结构及其制备方法。
技术介绍
1、正如摩尔定律所指示的，芯片始终朝着高性能、小型化的方向发展。随着技术发展，硅基芯片功能到达瓶颈，而且受到si材料性能限制，现有的硅基器件不能满足在大功率、超高频应用场景相应的性能要求。随着氮化镓（gan）的出现，由于材料性能优势，基于gan的第三代半导体器件，如高电子迁移率晶体管（hemt）、异质结场效应晶体管（hfet）等已经得到应用，其功率、频率性能得到质的提升，尤其在射频、微波等需要大功率和高频率的领域具有明显优势。然而，基于gan的芯片设计始终停留在单片单功能芯片应用，无法实现在单片晶圆上的多功能芯片链路集成，这样为后续芯片封装带来了寄生效应，严重限制了gan材料的性能优势。
2、因此，有必要提供一种gan基器件的单片集成结构及其制备方法，以满足多功能芯片的应用要求，尽可能减小整体芯片尺寸，从而实现高性能、小型化芯片设计。
3、应该注意，上面对技术背景的介绍只是为了方便对本专利技术的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本专利技术的
技术介绍
部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
技术实现思路
1、鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种gan基器件的单片集成结构及其制备方法，用于解决现有的氮化镓单片集成芯片难以兼顾实现多功能、小型化等问题。
2、为实现上述目的及其他相
3、外延结构，所述外延结构包括自下而上依次堆叠的缓冲层、第一gan沟道层、第一势垒层、第二gan沟道层和第二势垒层，其中所述缓冲层选用含al和n的压电材料，所述第一gan沟道层与所述第一势垒层之间、及所述第二gan沟道层与所述第二势垒层之间的异质结界面处存在二维电子气；
4、滤波器，包括作为压电衬底的缓冲层以及位于所述缓冲层上的金属电极；
5、隔离沟槽结构，设置成自所述外延结构的表面延伸至所述缓冲层中，用于分隔相邻的器件；
6、hemt的源电极、漏电极以及栅电极，所述hemt的源电极和漏电极于所述第二势垒层处形成欧姆接触；
7、无源元件，位于所述缓冲层的背面，贯穿所述缓冲层设置有互连通孔，位于缓冲层正面的器件通过所述互连通孔与所述无源元件级联；
8、介质钝化层，覆盖所述无源元件以及所述缓冲层的背面。
9、可选地，所述第一势垒层和所述第二势垒层的材质选自aln、 alscn、algan、inaln中的一种，所述第一势垒层和所述第二势垒层的厚度分别为5nm-10nm。
10、可选地，所述缓冲层选用为aln缓冲层或alscn缓冲层，所述缓冲层的厚度为200nm-1μm，所述金属电极设置成具有插指结构的叉指换能器。
11、可选地，所述有源器件包括用于配置gan基逻辑电路的hemt器件和hhmt器件；其中，所述hhmt器件包括所述第一gan沟道层上依次叠置的p型gan过渡层、源区和漏区，所述源区与所述hhmt的源电极、所述漏区与所述hhmt的漏电极形成欧姆接触，所述p型gan过渡层与所述hhmt的栅电极形成肖特基接触；和/或，所述hemt器件包括贯穿所述第一势垒层延伸至所述第一gan沟道层中的n型高掺杂区，所述hemt的源电极和漏电极于所述第一势垒层处形成欧姆接触。
12、可选地，所述第一gan沟道层的厚度为50nm-200nm；和/或，hemt器件包括单沟道的hemt器件和双沟道的hemt器件，其中所述双沟道的hemt器件包括位于所述第二势垒层上的t型栅电极。
13、本专利技术还提供一种gan基器件单片集成结构的制备方法，包括以下步骤：
14、提供一生长基底，于所述生长基底上依次生长外延结构，所述外延结构包括缓冲层、第一gan沟道层、第一势垒层、第二gan沟道层和第二势垒层；
15、分区刻蚀所述外延结构，定义出显露缓冲层的无源器件区域，以及显露第二势垒层的有源器件区域；
16、形成自所述外延结构的表面延伸至所述缓冲层中的隔离沟槽结构，用于分隔相邻的器件；
17、制作hemt的源电极和漏电极，所述hemt的源电极和漏电极于所述第二势垒层处形成欧姆接触；
18、制作hemt的栅电极，及于所述缓冲层的裸露部分上制作金属电极，所述hemt的栅电极于所述第二势垒层处形成肖特基接触；
19、于所述缓冲层的背面形成无源元件，以及于器件的外围形成贯穿所述缓冲层的互连通孔，位于缓冲层正面的器件通过所述互连通孔与所述无源元件级联。
20、可选地，所述缓冲层选用为aln缓冲层或alscn缓冲层，所述缓冲层的厚度为200nm-1μm；和/或，所述第一gan沟道层的厚度为50nm -200nm。
21、可选地，生长所述第二势垒层的步骤之后，包括：于所述第二势垒层生长原位钝化层；对所述原位钝化层进行多次图形化；基于所述原位钝化层的图形化区域，分区刻蚀所述外延结构，定义出显露缓冲层的无源器件区域，以及显露第二势垒层的有源器件区域。
22、可选地，分区刻蚀所述外延结构的步骤，还包括：基于所述原位钝化层的图形化区域，依次刻蚀所述第二势垒层和所述第二gan沟道层，直至显露所述第一势垒层，定义出逻辑电路区域。
23、可选地，形成hhmt器件的步骤，包括：选择性刻蚀所述第一势垒层的裸露部分直至显露出所述第一gan沟道层；自所述第一gan沟道层的裸露部分依次外延生长掺mg的p型gan过渡层和掺mg的p型gan外延层，其中所述p型gan外延层中mg的掺杂浓度大于所述p型gan过渡层中mg的掺杂浓度；所述p型gan外延层进行图形化以形成贯穿所述p型gan外延层的凹槽，由此定义出hhmt器件的源区和漏区。
24、可选地，通过光刻工艺定义电极凹槽；填充所述电极凹槽，制作与所述hhmt器件的源区形成欧姆接触的源电极、与所述hhmt器件的漏区形成欧姆接触的漏电极、位于所述第一势垒层和所述第二势垒层上的hemt的栅电极，以及具有插指结构的金属电极。
25、可选地，于所述hemt的源电极和漏电极处形成欧姆接触的步骤，包括：于所述第一势垒层和所述第二势垒层的裸露部分执行光刻工艺和离子注入工艺，分别形成自所述第一势垒层及自所述第二势垒层贯穿而延伸至所述第一gan沟道层中的n型高掺杂区；于形成所述hemt的源电极和漏电极之后，通过退火工艺使所述hemt的源电极和漏电极于所述第一势垒层和所述第二势垒层处形成欧姆接触。
26、如上所述，本专利技术的gan基器件的单片集成结构及其制备方法，具有如下有益效果：
27、本专利技术的gan基器件的单片集成结构，通过接续生长的外延结构，基于外延结将双异质结gan基hemt器件与滤波器设置于缓冲层的正面，能够实现大功率电力应用的hemt器件与滤波本文档来自技高网...
【技术保护点】
1.一种GaN基器件的单片集成结构，其特征在于，包括：
2.根据权利要求1所述的GaN基器件的单片集成结构，其特征在于：所述第一势垒层和所述第二势垒层的材质选自AlN、 AlScN、AlGaN、InAlN中的一种，所述第一势垒层和所述第二势垒层的厚度分别为5nm-10nm。
3.根据权利要求1所述的GaN基器件的单片集成结构，其特征在于：所述缓冲层选用为AlN缓冲层或AlScN缓冲层，所述缓冲层的厚度为200nm-1μm，所述金属电极设置成具有插指结构的叉指换能器。
4.根据权利要求1所述的GaN基器件的单片集成结构，其特征在于：所述有源器件包括用于配置GaN基逻辑电路的HEMT器件和HHMT器件；其中，所述HHMT器件包括所述第一GaN沟道层上依次叠置的P型GaN过渡层、源区和漏区，所述源区与所述HHMT的源电极、所述漏区与所述HHMT的漏电极形成欧姆接触，所述P型GaN过渡层与所述HHMT的栅电极形成肖特基接触；和/或，所述HEMT器件包括贯穿所述第一势垒层延伸至所述第一GaN沟道层中的N型高掺杂区，所述HEMT的源电极和漏电极于所述第一势
5.根据权利要求4所述的GaN基器件的单片集成结构，其特征在于：所述第一GaN沟道层的厚度为50nm-200nm；和/或，HEMT器件包括单沟道的HEMT器件和双沟道的HEMT器件，其中所述双沟道的HEMT器件包括位于所述第二势垒层上的T型栅电极。
6.一种GaN基器件单片集成结构的制备方法，其特征在于，包括以下步骤：
7.根据权利要求6所述的GaN基器件单片集成结构的制备方法，其特征在于：所述缓冲层选用为AlN缓冲层或AlScN缓冲层，所述缓冲层的厚度为200nm-1μm；和/或，所述第一GaN沟道层的厚度为50nm -200nm。
8.根据权利要求6所述的GaN基器件单片集成结构的制备方法，其特征在于，外延生长所述第二势垒层的步骤之后，包括：于所述第二势垒层生长原位钝化层；对所述原位钝化层进行多次图形化；基于所述原位钝化层的图形化区域，分区刻蚀所述外延结构，定义出显露缓冲层的无源器件区域，以及显露第二势垒层的有源器件区域。
9.根据权利要求8所述的GaN基器件单片集成结构的制备方法，其特征在于，分区刻蚀所述外延结构的步骤，还包括：基于所述原位钝化层的图形化区域，依次刻蚀所述第二势垒层和所述第二GaN沟道层，直至显露所述第一势垒层，定义出逻辑电路区域。
10.根据权利要求9所述的GaN基器件单片集成结构的制备方法，其特征在于，形成HHMT器件的步骤，包括：选择性刻蚀所述第一势垒层的裸露部分直至显露出所述第一GaN沟道层；自所述第一GaN沟道层的裸露部分依次外延生长掺Mg的P型GaN过渡层和掺Mg的P型GaN外延层，其中所述P型GaN外延层中Mg的掺杂浓度大于所述P型GaN过渡层中Mg的掺杂浓度；所述P型GaN外延层进行图形化以形成贯穿所述P型GaN外延层的凹槽，由此定义出HHMT器件的源区和漏区。
11.根据权利要求10所述的GaN基器件单片集成结构的制备方法，其特征在于：通过光刻工艺定义电极凹槽；填充所述电极凹槽，制作与所述HHMT器件的源区形成欧姆接触的源电极、与所述HHMT器件的漏区形成欧姆接触的漏电极、位于所述第一势垒层和所述第二势垒层上的HEMT的栅电极，以及具有插指结构的金属电极。
12.根据权利要求9所述的GaN基器件单片集成结构的制备方法，其特征在于，于所述HEMT的源电极和漏电极处形成欧姆接触的步骤，包括：于所述第一势垒层和所述第二势垒层的裸露部分执行光刻工艺和离子注入工艺，分别形成自所述第一势垒层及自所述第二势垒层贯穿而延伸至所述第一GaN沟道层中的N型高掺杂区；于形成所述HEMT的源电极和漏电极之后，通过退火工艺使所述HEMT的源电极和漏电极于所述第一势垒层和所述第二势垒层处形成欧姆接触。
...【技术特征摘要】
1.一种gan基器件的单片集成结构，其特征在于，包括：
2.根据权利要求1所述的gan基器件的单片集成结构，其特征在于：所述第一势垒层和所述第二势垒层的材质选自aln、 alscn、algan、inaln中的一种，所述第一势垒层和所述第二势垒层的厚度分别为5nm-10nm。
3.根据权利要求1所述的gan基器件的单片集成结构，其特征在于：所述缓冲层选用为aln缓冲层或alscn缓冲层，所述缓冲层的厚度为200nm-1μm，所述金属电极设置成具有插指结构的叉指换能器。
4.根据权利要求1所述的gan基器件的单片集成结构，其特征在于：所述有源器件包括用于配置gan基逻辑电路的hemt器件和hhmt器件；其中，所述hhmt器件包括所述第一gan沟道层上依次叠置的p型gan过渡层、源区和漏区，所述源区与所述hhmt的源电极、所述漏区与所述hhmt的漏电极形成欧姆接触，所述p型gan过渡层与所述hhmt的栅电极形成肖特基接触；和/或，所述hemt器件包括贯穿所述第一势垒层延伸至所述第一gan沟道层中的n型高掺杂区，所述hemt的源电极和漏电极于所述第一势垒层处形成欧姆接触。
5.根据权利要求4所述的gan基器件的单片集成结构，其特征在于：所述第一gan沟道层的厚度为50nm-200nm；和/或，hemt器件包括单沟道的hemt器件和双沟道的hemt器件，其中所述双沟道的hemt器件包括位于所述第二势垒层上的t型栅电极。
6.一种gan基器件单片集成结构的制备方法，其特征在于，包括以下步骤：
7.根据权利要求6所述的gan基器件单片集成结构的制备方法，其特征在于：所述缓冲层选用为aln缓冲层或alscn缓冲层，所述缓冲层的厚度为200nm-1μm；和/或，所述第一gan沟道层的厚度为50nm -200nm。
8.根据权利要求6所述的gan基器件单片集成结构的制备方法，其特征在于，外延...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。