【技术实现步骤摘要】
本专利技术涉及半导体，尤其涉及一种半导体器件及其制备方法。
技术介绍
1、半导体晶体管(例如金属氧化物半导体晶体管(mos晶体管))已被用于各种应用，例如电源、功率变换器、开关等应用。传统的mos晶体管采用平面式结构，而半导体集成电路的技术随着时间不断发展，要求在芯片区域上的功能元件的数量与密度不断地提高，使得半导体晶体管逐渐微缩。然而，平面式的mos晶体管难以持续微缩，并且微缩后需要考虑mos晶体管之间的干扰问题保证其性能，因此，如何微缩mos晶体管且保证mos晶体管的性能，已成为目前亟待解决的技术问题。
技术实现思路
1、本专利技术的目的在于提供半导体器件及其制备方法，利于缩小半导体器件的面积且保证半导体器件的电性能。
2、为了达到上述目的，本专利技术提供了一种半导体器件，包括：
3、衬底；
4、源端、栅极结构和漏端，由下至上依次堆叠于所述衬底上，其中，所述源端沿第一方向延伸，所述漏端在第一方向上彼此间隔排布；
5、第一隔离材料层，位于所述源端和所述栅极结构之间；
6、第二隔离材料层，部分位于所述漏端与所述栅极结构之间；
7、通道层，贯穿所述第一隔离材料层和部分所述第二隔离材料层，所述通道层的底面与所述源端接触，所述通道层的顶面与所述漏端接触；
8、栅极介质层，位于所述通道层和所述栅极结构之间；
9、隔离侧墙，位于相邻所述漏端之间。
10、可选的，所述第二隔离材料层包括位
11、可选的，所述隔离侧墙的底面低于所述第二部分的顶面。
12、可选的，所述栅极介质层的顶面高于所述栅极结构的顶面，所述栅极介质层的底面覆盖部分所述第一隔离材料层。
13、可选的，所述通道层覆盖所述栅极介质层和第一隔离材料层的侧壁，所述通道层的底面低于所述栅极介质层的底面。
14、可选的，还包括第三隔离材料层和封盖层，所述第三隔离材料层和所述封盖层填充于所述通道层内，所述封盖层覆盖所述第三隔离材料层的顶面，且所述封盖层的底面高于所述栅极结构的顶面。
15、可选的，所述源端通过所述通道层连接多个所述漏端。
16、本专利技术还提供了一种半导体器件的制备方法，包括：
17、提供衬底；
18、形成源端、栅极结构和漏端由下至上依次堆叠于所述衬底上，其中，所述源端沿第一方向延伸，所述漏端在第一方向上彼此间隔排布；形成第一隔离材料层位于所述源端和所述栅极结构之间；形成第二隔离材料层部分位于所述漏端与所述栅极结构之间；形成通道层贯穿所述第一隔离材料层和部分所述第二隔离材料层，所述通道层的底面与所述源端接触，所述通道层的顶面与所述漏端接触；形成栅极介质层位于所述通道层和所述栅极结构之间；形成隔离侧墙位于相邻所述漏端之间。
19、可选的，形成所述源端、所述栅极结构、所述漏端、所述通道层、所述第一隔离材料层、所述第二隔离材料层、所述栅极介质层和所述隔离侧墙的步骤包括：
20、在所述衬底上依次形成所述源端、所述第一隔离材料层和所述栅极结构，所述栅极结构在第一方向上彼此间隔排布，所述第一隔离材料层位于所述栅极结构和所述源端之间；
21、形成所述第二隔离材料层填充于相邻所述栅极结构之间且位于所述栅极结构上；
22、形成所述栅极介质层贯穿部分所述第二隔离材料层和所述栅极结构，且所述栅极介质层的顶面高于所述栅极结构的顶面，所述栅极介质层的底面覆盖部分所述第一隔离材料层；
23、形成所述通道层贯穿所述第一隔离材料层和部分所述第二隔离材料层，且所述通道层覆盖所述栅极介质层和第一隔离材料层的侧壁，所述通道层的底面低于所述栅极介质层的底面；
24、形成所述漏端位于所述通道层和所述第二隔离材料层上；
25、形成所述隔离侧墙位于相邻漏端之间，且所述隔离侧墙的底面低于所述第二隔离材料层的顶面。
26、可选的，形成所述栅极介质层的步骤包括：
27、形成所述栅极介质层贯穿部分所述第二隔离材料层和所述栅极结构，且覆盖所述第一隔离材料层的顶面；
28、对所述栅极介质层执行氮化工艺或氧化工艺；
29、刻蚀去除所述第一隔离材料层的顶面的部分栅极介质层和部分所述第一隔离材料层以暴露出所述源端。
30、可选的，在形成所述通道层后，还包括执行issg工艺，氧化所述通道层的表面。
31、可选的，在执行issg工艺后，还包括在所述通道层内依次填充第三隔离材料层和封盖层，所述封盖层覆盖所述第三隔离材料层的顶面，且所述封盖层的底面高于所述栅极结构的顶面。
32、在本专利技术提供的半导体器件及其制备方法中，包括：衬底；源端、栅极结构和漏端由下至上依次堆叠于衬底上，其中，源端沿第一方向延伸，漏端在第一方向上彼此间隔排布；第一隔离材料层位于源端和栅极结构之间；第二隔离材料层部分位于漏端与栅极结构之间；通道层贯穿第一隔离材料层和部分第二隔离材料层，通道层的底面与源端接触，通道层的顶面与漏端接触；栅极介质层位于通道层和栅极结构之间；隔离侧墙位于相邻漏端之间。本专利技术中源端、栅极结构和漏端堆叠设置利于缩小半导体器件的面积，并且源端呈直线沿第一方向延伸，漏端被分割为若干个在第一方向上彼此间隔排布，相邻漏端之间用隔离侧墙隔离，能够有效避免相邻漏端之间的电性干扰，提高半导体器件的隔离性能，从而保证半导体器件的电性能。
本文档来自技高网...【技术保护点】
1.一种半导体器件，其特征在于，包括：
2.如权利要求1所述的半导体器件，其特征在于，所述第二隔离材料层包括位于相邻所述栅极结构之间的第一部分以及位于所述栅极结构与所述漏端之间的第二部分。
3.如权利要求2所述的半导体器件，其特征在于，所述隔离侧墙的底面低于所述第二部分的顶面。
4.如权利要求1所述的半导体器件，其特征在于，所述栅极介质层的顶面高于所述栅极结构的顶面，所述栅极介质层的底面覆盖部分所述第一隔离材料层。
5.如权利要求4所述的半导体器件，其特征在于，所述通道层覆盖所述栅极介质层和第一隔离材料层的侧壁，所述通道层的底面低于所述栅极介质层的底面。
6.如权利要求1所述的半导体器件，其特征在于，还包括第三隔离材料层和封盖层，所述第三隔离材料层和所述封盖层填充于所述通道层内，所述封盖层覆盖所述第三隔离材料层的顶面，且所述封盖层的底面高于所述栅极结构的顶面。
7.如权利要求1所述的半导体器件，其特征在于，所述源端通过所述通道层连接多个所述漏端。
8.一种半导体器件的制备方法，其特征在于，包括：<...
【技术特征摘要】
1.一种半导体器件，其特征在于，包括：
2.如权利要求1所述的半导体器件，其特征在于，所述第二隔离材料层包括位于相邻所述栅极结构之间的第一部分以及位于所述栅极结构与所述漏端之间的第二部分。
3.如权利要求2所述的半导体器件，其特征在于，所述隔离侧墙的底面低于所述第二部分的顶面。
4.如权利要求1所述的半导体器件，其特征在于，所述栅极介质层的顶面高于所述栅极结构的顶面，所述栅极介质层的底面覆盖部分所述第一隔离材料层。
5.如权利要求4所述的半导体器件，其特征在于，所述通道层覆盖所述栅极介质层和第一隔离材料层的侧壁，所述通道层的底面低于所述栅极介质层的底面。
6.如权利要求1所述的半导体器件，其特征在于，还包括第三隔离材料层和封盖层，所述第三隔离材料层和所述封盖层填充于所述通道层内，所述封盖层覆盖所述第三隔离材料层的顶面，且所述封盖层的底面高于所述栅极结构的顶面。<...
【专利技术属性】
技术研发人员：桑旭，吴家伟，阮逸轩，王晓泽，张丽霞，陈艺阳，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。