【技术实现步骤摘要】
本专利技术涉及半导体，特别是涉及一种存储器件的制造方法及存储器件。
技术介绍
1、在集成电路的应用过程中，各类器件的性能会受到各层材料之间的间距影响，尤其是存储器件，因为各层材料之间的间距，影响了器件的金属布线。
2、在实际操作过程中，本申请的研发人员发现，当前的半导体器件制造方案中，尤其是存储器件的制造，所形成的栅极结构的后道工艺中，金属布线精度要求较高，若需要进行通孔(via孔)和接触孔(contact)的对准，而通孔(via孔)和接触孔(contact)的接触的工艺裕度(process margin)会变小，会因为对位(overlay)的问题减少通孔与接触孔之间的接触面积而增大相应的接触电阻，影响半导体器件的性能。
技术实现思路
1、本专利技术主要解决的技术问题是：提供一种存储器件的制造方法及存储器件，将源引出区域中源极对应的源接触窗结构的上部横截面积扩大，能有效增大通孔(via孔)和沟槽接触(trench contact)的接触的工艺裕度(process margin)，减少相应的接触电阻，提升半导体器件的性能。
2、为解决上述技术问题，本申请采用的一技术方案是：提供一种半导体器件的制造方法，包括：提供半导体基材，所述半导体基材包括衬底和多个栅极结构，所述多个栅极结构的一部分位于存储区域，每个所述栅极结构在第一方向上的两侧的所述衬底中分别设置源极和漏极；其中，所述存储区域包括源引出区域；在所述半导体基材上覆盖第一层间介质层，并在所述第一层间介质层中形
3、在本申请一实施例中，所述多个栅极结构的另一部分位于引出区域，其中，所述存储区域的所述栅极结构位于所述衬底内，所述引出区域的所述栅极结构的至少部分位于所述衬底上。
4、在本申请一实施例中，所述提供半导体基材，包括：提供衬底，并在所述衬底上形成硬掩膜层；从所述硬掩膜层在所述衬底的有源区开设多个第一凹槽，所述多个第一凹槽的一部分位于所述存储区域，另一部分位于所述引出区域，其中，所述第一凹槽在所述衬底中的部分定义为基体凹槽；在所述基体凹槽的底部形成栅绝缘层和半浮栅，所述半浮栅的一部分与衬底接触，另一部分与所述衬底之间通过所述栅绝缘层隔离；在所述多个第一凹槽中分别形成栅间介质层和第一栅极层，移除所述存储区域的第一凹槽中的部分第一栅极层形成存储单元的控制栅，保留所述引出区域的第一凹槽中的第一栅极层作为所述存储单元控制栅的引出线，所述引出线连接同一行的多个所述存储单元的所述控制栅，其中，以存储区域中的所述半浮栅和所述控制栅配合构成所述存储区域的所述栅极结构，并以引出区域的所述半浮栅和所述引出线配合构成所述引出区域的所述栅极结构。
5、在本申请一实施例中，在所述第二方向上，每隔预设数量的所述第一凹槽的所述引出区域的至少一个所述第一凹槽被屏蔽，保留所述引出区域的所述第一凹槽中部分的所述第一栅极层，其中，在所述第二方向上，同一行的所述第一凹槽中保留的所述第一栅极层，作为该行存储单元中所有控制栅的连接点，用于实现同一行存储区域中的所述控制栅与外界的连接。
6、在本申请一实施例中，所述在所述半导体基材上覆盖第一层间介质层，并在所述第一层间介质层中形成源接触窗结构，包括：对所述第一层间介质层进行刻蚀，在所述源极上形成条状的沟槽接触区，在所述源引出区域形成上宽下窄的沟槽接触区；在所述沟槽接触区中填充导电材料以形成所述源接触窗结构，其中，在所述源引出区域中的所述沟槽接触区的下部形成所述源连接结构，在所述源引出区域中的所述沟槽接触区的上部形成所述源接触结构。
7、在本申请一实施例中，所述存储区域的栅极结构两侧形成有隔离挡墙；所述在所述源引出区域形成上宽下窄的沟槽接触区，包括：刻蚀所述第一层间介质层，其中，以所述源引出区域对应的隔离挡墙为刻蚀停止层，以形成上宽下窄的沟槽接触区。
8、在本申请一实施例中，在第一层间介质层上覆盖第二层间介质层，并在所述第二层间介质层和/或所述第一层间介质层中形成第一引出结构，所述第一引出结构包括源引出结构，所述源引出结构位于所述源引出区域，每个所述源引出结构对应一个所述源接触窗结构，并在所述源引出区域与对应的所述源接触窗结构连接；在所述第二层间介质层上形成图案化的第一金属层，所述第一金属层包括源极线，所述源极线位于所述源引出区域，所述源极线沿所述第一方向延伸，与同一列的多个所述源引出结构连接。
9、在本申请一实施例中，在所述源接触结构上形成阻挡层，在所述第一层间介质层上覆盖第二层间介质层，并在所述第二层间介质层和/或所述第一层间介质层中形成第一引出结构；所述第一引出结构包括源引出结构、漏引出结构和第一控制栅引出结构；其中，所述源引出结构、所述漏引出结构和所述第一控制栅引出结构同步形成。
10、在本申请一实施例中，所述存储区域还包括漏引出区域；所述第一引出结构还包括漏引出结构，位于所述漏引出区域，每个所述漏引出结构分别对应连接一个所述漏极；所述第一金属层还包括位线，位于所述漏引出区域，每个所述位线沿所述第一方向延伸，连接所述第一方向上同一列的多个所述漏引出结构。
11、在本申请一实施例中，所述多个栅极结构的另一部分位于引出区域；所述第一引出结构还包括第一控制栅引出结构，位于所述引出区域，每个所述第一控制栅引出结构与同一行的多个存储单元共用的引出线连接；所述第一金属层还包括控制栅触点，位于所述引出区域，每个所述控制栅触点分别连接一个所述第一控制栅引出结构。
12、在本申请一实施例中，在所述第一金属层上覆盖第三层间介质层，并在所述第三层间介质层中形成第二引出结构，所述第二引出结构包括第二控制栅引出结构，位于所述引出区域，每个所述第二控制栅引出结构分别对应连接一个所述控制栅触点；在所述第三层间介质层上形成图案化的第二金属层，所述第二金属层包括字线，每个所述字线沿所述第二方向延伸，并连接所述第二方向上同一行的所述控制栅触点。
13、为解决上述技术问题，本申请采用的另一技术方案是：提供一种存储器件，包括衬底、多个栅极结构、第一层间介质层和多个源接触窗结构；其中，所述多个栅极结构的一部分位于存储区域，每个所述栅极结构在第一方向上的两侧分别设置有漏极和源极，所述存储区域包括源引出区域；第一层间介质层覆盖所述衬底、所述栅极结构、所述漏极和所述源极；多个源接触窗结构位于所述第一层间介质层中，每个所述源接触窗结构沿第二方向延伸，且与所述第二方向同一行的多个所述源极连接，所述源接触窗结构包括依次层叠的源连接结构和源接触结构，所述源接触结构的横截面面积大于所述源连接结构的横截面面积。
14、在本申请一实施例中，所述多个栅极结构的另一部分位于引出区域，其中，所述存储区域的所述栅极结构位于所述衬底内，本文档来自技高网...
【技术保护点】
1.一种存储器件的制造方法，其特征在于，包括：
2.根据权利要求1所述的方法，其特征在于，
3.根据权利要求2所述的方法，其特征在于，
4.根据权利要求3所述的方法，其特征在于，
5.根据权利要求1所述的方法，其特征在于，
6.根据权利要求5所述的方法，其特征在于，
7.根据权利要求1所述的方法，其特征在于，
8.根据权利要求1所述的方法，其特征在于，
9.根据权利要求7所述的方法，其特征在于，
10.根据权利要求7所述的方法，其特征在于，
11.根据权利要求10所述的方法，其特征在于，
12.一种存储器件，其特征在于，包括：
13.根据权利要求12所述的存储器件，其特征在于，
14.根据权利要求13所述的存储器件，其特征在于，
15.根据权利要求14所述的存储器件，其特征在于，
16.根据权利要求12所述的存储器件，其特征在于，
17.根据权利要求16所述的存储器件，其特征在于，还包括：<...
【技术特征摘要】
1.一种存储器件的制造方法，其特征在于，包括：
2.根据权利要求1所述的方法，其特征在于，
3.根据权利要求2所述的方法，其特征在于，
4.根据权利要求3所述的方法，其特征在于，
5.根据权利要求1所述的方法，其特征在于，
6.根据权利要求5所述的方法，其特征在于，
7.根据权利要求1所述的方法，其特征在于，
8.根据权利要求1所述的方法，其特征在于，
9.根据权利要求7所述的方法，其特征在于，
10.根据权利要求7所述的方法，其特征在于，
11.根据权利要求10所述的方法，...
【专利技术属性】
技术研发人员：龚风丛，曹开玮，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。