【技术实现步骤摘要】
本申请涉及逻辑运算，尤其涉及一种逻辑芯片及电子设备。
技术介绍
1、目前，由电流驱动的磁畴壁逻辑(domain wall logic，dwl)电路与互补金属氧化物半导体(complementary metal oxide semiconductor，cmos)逻辑电路相比在非易失性、功耗以及尺寸等方面都有较大优势。另外，cmos逻辑电路主要由“与门”、“或门”和“非门”等电路组成，结构也比dwl电路更加复杂。因此，越来越多的逻辑电路逐渐使用dwl电路实现相应的逻辑功能。
2、虽然有很多的逻辑电路使用了dwl电路实现相应的逻辑功能，但是目前“异或门(exclusive or，xor)”、“全加法器”等逻辑电路仍然是参照cmos逻辑电路的设计思路对dwl电路进行设计，使得逻辑电路的结构过于复杂，尺寸较大，增加了集成难度和功耗。因此，亟需提供一种集成度更高的dwl电路，以便于在减小逻辑电路尺寸的同时降低功耗。
技术实现思路
1、本申请提供一种逻辑芯片及电子设备，简化了衬底上xor电路和全加法器的电路结构，在减小逻辑电路尺寸的同时降低了功耗。
2、本申请实施例提供的方案如下：
3、第一方面，提供了一种逻辑芯片，该逻辑芯片包括设置于衬底上的第一磁畴壁逻辑器件；其中，该第一磁畴壁逻辑器件包括设置在衬底上的至少四个输入极、偏置极、第一连接区域和输出极；其中第一磁畴壁逻辑器件的输入极和第一磁畴壁逻辑器件的偏置极通过第一磁畴壁逻辑器件的第一连接区域连接第一磁畴壁逻
4、在一种可能的实现方式中，在第一磁畴壁逻辑器件的第一连接区域与第一磁畴壁逻辑器件的输出极的自由端之间还可以设置第二连接区域。其中，第一磁畴壁逻辑器件的第一连接区域与第一磁畴壁逻辑器件的第二连接区域之间具有第一磁化方向；第一磁畴壁逻辑器件的第二连接区域与第一磁畴壁逻辑器件的输出极的自由端之间具有与第一磁化方向相反的第二磁化方向。基于此，第二连接区域能够实现反相器的功能，从而对输出极输出的信号进行反相。
5、在一种可能的实现方式中，上述逻辑芯片还包括设置于衬底上的第二磁畴壁逻辑器件，第二磁畴壁逻辑器件包括设置在衬底上的至少两个输入极、偏置极、第一连接区域、输出极；第二磁畴壁逻辑器件的至少两个输入极和第二磁畴壁逻辑器件的偏置极通过第二磁畴壁逻辑器件的第一连接区域连接第二磁畴壁逻辑器件的输出极；其中，第二磁畴壁逻辑器件的输入极或第二磁畴壁逻辑器件的偏置极的磁化方向经第二磁畴壁逻辑器件的第一连接区域后在第二磁畴壁逻辑器件的输出极输出相反的磁化方向；其中，第二磁畴壁逻辑器件的偏置极与第一磁畴壁逻辑器件的偏置极连接；第一磁畴壁逻辑器件的两个输入极与第二磁畴壁逻辑器件的输出极连接；第一磁畴壁逻辑器件中剩余的输入极与第二磁畴壁逻辑器件中的输入极输入的信号相同。以第二磁畴壁逻辑器件具备两个输入极以及第一磁畴壁逻辑器件具有四个输入极为例；当偏置极的信号为0，在电流的推动下，第二磁畴壁逻辑器件的两个输入极分别输入1和0，则经过第一连接区域，两个输入极在输出极的输出信号为0和1，偏置极在输出极的输出信号为1；最终，输出极的输出信号为1；此时，第一磁畴壁逻辑器件与第二磁畴壁逻辑器件的输出极连接的两个输入极的信号均为1，另外两个输入极的信号为1和0，偏置极的信号为0；经过第二连接区域后，在第一磁畴壁逻辑器件的输出极输出的信号为0，此时可以实现异或功能。
6、在一种可能的实现方式中，第一磁畴壁逻辑器件的至少四个输入极中的两个输入极与第二磁畴壁逻辑器件的输出极独立连接。基于此，第二磁畴壁逻辑器件的其中两个输入极可以接收到相同的信号。
7、在一种可能的实现方式中，在第一磁畴壁逻辑器件上与第二磁畴壁逻辑器件的输出极连接的两个输入极采用一体化的方式。两个输入极采用一体化的方式，此时的磁畴宽度可以变成单个输入极的磁畴宽度的两倍，可以提高第二磁畴壁逻辑器件的输出极输出的信号对第一磁畴壁逻辑器件的输出极输出的信号的影响权重。
8、在一种可能的实现方式中，逻辑芯片还包括设置于衬底上的第二磁畴壁逻辑器件和第三磁畴壁逻辑器件；第二磁畴壁逻辑器件和第三磁畴壁逻辑器件均包括设置在衬底上的至少两个输入极、偏置极、第一连接区域、输出极；第二磁畴壁逻辑器件的输入极和第二磁畴壁逻辑器件的偏置极通过第二磁畴壁逻辑器件的第一连接区域连接第二磁畴壁逻辑器件的输出极；第三磁畴壁逻辑器件的输入极和第三磁畴壁逻辑器件的偏置极通过第三磁畴壁逻辑器件的第一连接区域连接第三磁畴壁逻辑器件的输出极；第二磁畴壁逻辑器件的输入极或第二磁畴壁逻辑器件的偏置极的磁化方向经第二磁畴壁逻辑器件的第一连接区域后在第二磁畴壁逻辑器件的输出极输出相反的磁化方向；第三磁畴壁逻辑器件的输入极或第三磁畴壁逻辑器件的偏置极的磁化方向经第三磁畴壁逻辑器件的第一连接区域后在第三磁畴壁逻辑器件的输出极输出相反的磁化方向；第二磁畴壁逻辑器件的偏置极和第三磁畴壁逻辑器件的偏置极均与第一磁畴壁逻辑器件的偏置极连接；第一磁畴壁逻辑器件的一个输入极与第三磁畴壁逻辑器件的输出极连接；第一磁畴壁逻辑器件的一个输入极与第二磁畴壁逻辑器件的输出极连接；其中，第一磁畴壁逻辑器件中剩余的输入极、第三磁畴壁逻辑器件的输入极以及第二磁畴壁逻辑器件的输入极输入相同的信号。以第二磁畴壁逻辑器件和第三磁畴壁逻辑器件均具备两个输入极为例以及第一磁畴壁逻辑器件具备四个输入极为例，当第二磁畴壁逻辑器件和第三磁畴壁逻辑器件的两个输入极的输入为1和0，偏置极的输入为0时，第二磁畴壁逻辑器件和第三磁畴壁逻辑器件均输出1；第一磁畴壁逻辑器件的输入极的输入则为1、0、1和1，偏置极的输入为0，则第一磁畴壁逻辑器件的输出极输出0，此时也可以实现异或功能。
9、在一种可能的实现方式中，输入极、偏置极以及输出极均包括层叠设置于衬底上的自旋轨道层、磁化层以及氧化物层。
10、在一种可能的实现方式中，第一连接区域和第二连接区域均包括设置于衬底上的自旋轨道层、磁化层以及金属层。
11、在一种可能的实现方式中，本文档来自技高网...
【技术保护点】
1.一种逻辑芯片，其特征在于，包括设置于衬底上的第一磁畴壁逻辑器件；其中，所述第一磁畴壁逻辑器件包括设置在所述衬底上的至少四个输入极、偏置极、第一连接区域和输出极；所述第一磁畴壁逻辑器件的输入极和所述第一磁畴壁逻辑器件的偏置极通过所述第一磁畴壁逻辑器件的第一连接区域连接所述第一磁畴壁逻辑器件的输出极；其中，所述第一磁畴壁逻辑器件的输入极或所述第一磁畴壁逻辑器件的偏置极的磁化方向经所述第一磁畴壁逻辑器件的第一连接区域后在所述第一磁畴壁逻辑器件输出极输出相反的磁化方向；所述偏置极具有第一磁化方向。
2.根据权利要求1所述的逻辑芯片，其特征在于，所述第一磁畴壁逻辑器件的第一连接区域与所述第一磁畴壁逻辑器件的输出极的自由端之间具有第二连接区域；
3.根据权利要求2所述的逻辑芯片，其特征在于，所述逻辑芯片还包括设置于所述衬底上的第二磁畴壁逻辑器件，所述第二磁畴壁逻辑器件包括设置在所述衬底上的至少两个输入极、偏置极、第一连接区域、输出极；所述第二磁畴壁逻辑器件的至少两个输入极和所述第二磁畴壁逻辑器件的偏置极通过所述第二磁畴壁逻辑器件的第一连接区域连接所述第二磁畴壁逻辑
4.根据权利要求3所述的逻辑芯片，其特征在于，所述第一磁畴壁逻辑器件的至少四个输入极中的两个输入极与所述第二磁畴壁逻辑器件的输出极独立连接。
5.根据权利要求3所述的逻辑芯片，其特征在于，所述第一磁畴壁逻辑器件的至少四个输入极中的两个输入极与所述第二磁畴壁逻辑器件的输出极采用一体化的方式连接。
6.根据权利要求2所述的逻辑芯片，其特征在于，所述逻辑芯片还包括设置于所述衬底上的第二磁畴壁逻辑器件和第三磁畴壁逻辑器件；所述第二磁畴壁逻辑器件和所述第三磁畴壁逻辑器件均包括设置在所述衬底上的至少两个输入极、偏置极、第一连接区域、输出极；所述第二磁畴壁逻辑器件的输入极和所述第二磁畴壁逻辑器件的偏置极通过所述第二磁畴壁逻辑器件的第一连接区域连接所述第二磁畴壁逻辑器件的输出极；所述第三磁畴壁逻辑器件的输入极和所述第三磁畴壁逻辑器件的偏置极通过所述第三磁畴壁逻辑器件的第一连接区域连接所述第三磁畴壁逻辑器件的输出极；所述第二磁畴壁逻辑器件的输入极或所述第二磁畴壁逻辑器件的偏置极的磁化方向经所述第二磁畴壁逻辑器件的第一连接区域后在所述第二磁畴壁逻辑器件的输出极输出相反的磁化方向；所述第三磁畴壁逻辑器件的输入极或所述第三磁畴壁逻辑器件的偏置极的磁化方向经所述第三磁畴壁逻辑器件的第一连接区域后在所述第三磁畴壁逻辑器件的输出极输出相反的磁化方向；
7.根据权利要求2-6任一项所述的逻辑芯片，其特征在于，所述第一磁化方向以及所述第二磁化方向均垂直于所述衬底。
8.根据权利要求1-6任一项所述的逻辑芯片，其特征在于，所述输入极、偏置极以及输出极均包括层叠设置于衬底上的自旋轨道层、磁化层以及氧化物层。
9.根据权利要求1-8任一项所述的逻辑芯片，其特征在于，所述第一连接区域和所述第二连接区域均包括设置于衬底上的自旋轨道层、磁化层以及金属层。
10.根据权利要求8或9所述的逻辑芯片，其特征在于，所述自旋轨道层的材料包括铂、钽、钨以及复合物中的一种；所述复合物采用包含铂、钽、钨中的一种或者多种的合金或者拓扑绝缘体；
11.根据权利要求8或9所述的逻辑芯片，其特征在于，所述磁化层的材料采用磁性复合材料。
12.一种逻辑芯片，其特征在于，包括设置于衬底上的第一磁畴壁逻辑器件、第二磁畴壁逻辑器件和第三磁畴壁逻辑器件；所述第一磁畴壁逻辑器件、所述第二磁畴壁逻辑器件和所述第三磁畴壁逻辑器件均包括设置在所述衬底上的第一输入极、第二输入极、第三输入极、输出极和第一连接区域；所述第一输入极、所述第二输入极和所述第三输入极通过所述第一连接区域与所述输出极连接；所述第一输入极、所述第二输入极或所述第三输入极的磁化方向经所述第一连接区域后在所述输出极输出相反的磁化方向；
13.根据权利要求12所述的逻辑芯片，其特征在于，所述第一磁化方向以及所述第二磁化方向均垂直于所述衬底。
14.根据权利要求12或13所述的逻辑芯片，其特征在于，所述第一输入极、所述第二输入极、所述第三输入极以及所述输出极均包括层叠设置于衬底上的自旋轨道层、磁化层以及氧化物层。
15.根据权利要求12-14任一项所述的逻辑芯片，其特征在于，所述第一连接区域、所述第二连接区域、所述第三连接区域、所述第四连接区域和所...
【技术特征摘要】
1.一种逻辑芯片，其特征在于，包括设置于衬底上的第一磁畴壁逻辑器件；其中，所述第一磁畴壁逻辑器件包括设置在所述衬底上的至少四个输入极、偏置极、第一连接区域和输出极；所述第一磁畴壁逻辑器件的输入极和所述第一磁畴壁逻辑器件的偏置极通过所述第一磁畴壁逻辑器件的第一连接区域连接所述第一磁畴壁逻辑器件的输出极；其中，所述第一磁畴壁逻辑器件的输入极或所述第一磁畴壁逻辑器件的偏置极的磁化方向经所述第一磁畴壁逻辑器件的第一连接区域后在所述第一磁畴壁逻辑器件输出极输出相反的磁化方向；所述偏置极具有第一磁化方向。
2.根据权利要求1所述的逻辑芯片，其特征在于，所述第一磁畴壁逻辑器件的第一连接区域与所述第一磁畴壁逻辑器件的输出极的自由端之间具有第二连接区域；
3.根据权利要求2所述的逻辑芯片，其特征在于，所述逻辑芯片还包括设置于所述衬底上的第二磁畴壁逻辑器件，所述第二磁畴壁逻辑器件包括设置在所述衬底上的至少两个输入极、偏置极、第一连接区域、输出极；所述第二磁畴壁逻辑器件的至少两个输入极和所述第二磁畴壁逻辑器件的偏置极通过所述第二磁畴壁逻辑器件的第一连接区域连接所述第二磁畴壁逻辑器件的输出极；其中，所述第二磁畴壁逻辑器件的输入极或所述第二磁畴壁逻辑器件的偏置极的磁化方向经所述第二磁畴壁逻辑器件的第一连接区域后在所述第二磁畴壁逻辑器件的输出极输出相反的磁化方向；
4.根据权利要求3所述的逻辑芯片，其特征在于，所述第一磁畴壁逻辑器件的至少四个输入极中的两个输入极与所述第二磁畴壁逻辑器件的输出极独立连接。
5.根据权利要求3所述的逻辑芯片，其特征在于，所述第一磁畴壁逻辑器件的至少四个输入极中的两个输入极与所述第二磁畴壁逻辑器件的输出极采用一体化的方式连接。
6.根据权利要求2所述的逻辑芯片，其特征在于，所述逻辑芯片还包括设置于所述衬底上的第二磁畴壁逻辑器件和第三磁畴壁逻辑器件；所述第二磁畴壁逻辑器件和所述第三磁畴壁逻辑器件均包括设置在所述衬底上的至少两个输入极、偏置极、第一连接区域、输出极；所述第二磁畴壁逻辑器件的输入极和所述第二磁畴壁逻辑器件的偏置极通过所述第二磁畴壁逻辑器件的第一连接区域连接所述第二磁畴壁逻辑器件的输出极；所述第三磁畴壁逻辑器件的输入极和所述第三磁畴壁逻辑器件的偏置极通过所述第三磁畴壁逻辑器件的第一连接区域连接所述第三磁畴壁逻辑器件的输出极；所述第二磁畴壁逻辑器件的输入极或所述第二磁畴壁逻辑器件的偏置极的磁化方向经所述第二磁畴壁逻辑器件的第一连接区域后在所述第二磁畴壁逻辑器件的输出极输出相反的磁化方向；所述第三磁畴壁逻辑器件的输入极或所述第三磁畴壁逻辑器件的偏置极的磁化方向经所述第三磁畴壁逻辑器件的第一连接区域后在所述第三磁畴壁逻辑器件的输出极输出相反的磁化方向；
7.根据权利要求2-6任一项所述的逻辑芯片，其特征在于，所述第一磁化方向以及所述第二磁化方向均垂直于所述衬底。
8.根据权利要求1-6任一项所述的逻辑芯片，其特征在于，所述输入极、偏置极以及输出极均包括层叠设置于衬底上的自旋轨道层、磁化层以及氧化物层。
9.根据权利要求1-8任一项所述的逻辑芯片，其特征在于，所述第一连接区域和所述第二连接区域均包括设置于衬底上的自旋轨道层、磁化层以及金属层。
10.根据权利要求8或9所述的逻辑芯片，其特征在于，所述自旋轨道层的材料包括铂、钽、钨以及复合物中的一种；所述复合物采用包含铂、钽、钨中的一种或者多种的合金或者...
【专利技术属性】
技术研发人员：冯君校，王昭桂，麦克斯韦·伽马·蒙泰罗，阮文代，古里·桑卡尔·卡尔，景蔚亮，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。