【技术实现步骤摘要】
本公开涉及电子电路，尤其涉及一种采样保持电路及时间数字转换器。
技术介绍
1、时间数字转换器(time-to-digital converters，tdc)是一种高精度计时电路，可以将两个数字脉冲的时间差以皮秒级分辨率转换为数字码值。相比于模数转换器(analog-to-digital converter，adc)，tdc可以方便的对时间信号进行直接转换，且可靠性强，适用于片上集成系统。
2、相关技术中，基于环形振荡器型的tdc结构可以在时间信号来临时，通过采样保持电路对延时链电路上对应相位边沿的信号进行采样保持。目前采样保持电路采用d触发器进行采样保持，但是其边沿触发的触发时机不稳定，且传输至采样保持电路的时间信号翻转受限于延时链电路的门延时(即存在从低电平到高电平的上升延时和从高电平到低电平的下降延时)，因此，d触发器难以准确对时间信号进行采样保持。
技术实现思路
1、根据本公开的一方面，提供了一种采样保持电路，包括：比较电路和复位电路，所述比较电路的第一控制端用于接入第一控制信号，所述比较电路的第二控制端用于接入第二控制信号，所述复位电路的控制端用于接入复位信号，所述比较电路的输入端与电源端电连接，所述比较电路的输出端与所述复位电路的输入端电连接，所述复位电路的输出端与接地端电连接；
2、所述复位电路用于在时间信号的预设边沿到来前，利用所述复位信号对所述比较电路进行复位；所述比较电路用于在所述时间信号的预设边沿到来时刻早于或等于延时信号的预设边沿到来时
3、根据本公开的另一方面，提供了一种时间数字转换器，包括：延时链电路和数据处理电路，所述延时链电路用于产生预设时钟信号，所述延时链电路具有多级延时信号接口；
4、所述时间数字转换器还包括多个本公开示例性实施例所述采样保持电路，每个所述采样保持电路的第一输入端用于接入开始时间信号的预设边沿触发信号，每级所述延时信号接口与相应所述采样保持电路的第二输入端电连接，每个所述采样保持电路均与所述数据处理电路电连接。
5、本公开示例性实施例中提供的一个或多个技术方案中，复位电路的控制端用于接入复位信号，比较电路的第一控制端用于接入第一控制信号，比较电路的第二控制端用于接入第二控制信号，比较电路的输出端与复位电路的输入端电连接，复位电路的输出端与接地端电连接，因此，复位电路可以在时间信号的预设边沿到来前，利用复位信号对比较电路进行复位。在此基础上，比较电路在时间信号的预设边沿到来时刻早于或等于延时信号的预设边沿到来时刻时，基于第一控制信号输出时间信号的第一采样结果，在时间信号的预设边沿到来时刻晚于延时信号的预设边沿到来时刻时，基于第二控制信号输出时间信号的第二采样结果。
6、可见，本公开示例性实施例的采样保持电路通过比较电路和复位电路配合，根据时间信号的预设边沿与延时信号的预设边沿到来时刻的先后顺序，输出不同类型的时间信号的采样结果，而延时信号的预设边沿到来时刻与产生延时链电路包括的延时位置有关，因此，当本公开示例性实施例的采样保持电路应用于时间数字转换器时，可以利用多个采样保持电路获取到不同延时信号对应的时间信号的采样结果，然后通过不同延时信号对应的采样结果的类型，捕捉到时间信号的预设边沿到来时刻在延时链电路类的延时位置，进而获取到时间信号的细计数结果。
7、综上，本公开示例性实施例的采样保持电路应用在时间数字转换器时，一方面采样保持电路通过延时信号的预设边沿和时间信号的预设边沿到来时刻的先后顺序，确定时间信号在对应延时信号下的采样结果，其并不需要对时间信号进行延时，摆脱了时间信号受限于延时链电路的门延时的问题，另一方面采样保持电路不需要d触发器进行采样保持，可以减少其边沿触发的触发时机不稳定，所带来的采样保持结果不准确的问题，因此，本公开示例性实施例的采样保持电路可以提高时间信号的采样保持准确性。另外，本公开示例性实施例的采样保持电路不需要通过电容进行采样保持，因此，采样保持电路可以比较快速的完成采样保持，并且采样保持电路的面积较小，可以方便时间数字转换器集成。
本文档来自技高网...【技术保护点】
1.一种采样保持电路，其特征在于，包括：比较电路和复位电路，所述比较电路的第一控制端用于接入第一控制信号，所述比较电路的第二控制端用于接入第二控制信号，所述复位电路的控制端用于接入局部复位信号，所述比较电路的输入端与电源端电连接，所述比较电路的输出端与所述复位电路的输入端电连接，所述复位电路的输出端与接地端电连接；
2.根据权利要求1所述的采样保持电路，其特征在于，所述采样保持电路还包括第一触发控制电路和第二触发控制电路，所述第一触发控制电路的输入端用于接入时间信号的预设边沿触发信号，所述第一触发控制电路的输出端与所述比较电路的第一控制端电连接，所述第二触发控制电路的输入端用于接入所述延时信号，所述第二触发控制电路的输出端与所述比较电路的第二控制端电连接；
3.根据权利要求2所述的采样保持电路，其特征在于，所述第一触发控制电路和所述第二触发控制电路均包括反相器以及与非门，所述反相器的输入端用于接入所述局部复位信号，所述反相器的输出端与所述与非门的第一输入端电连接；
4.根据权利要求1所述的采样保持电路，其特征在于，所述比较电路包括：第一晶体管、
5.根据权利要求4所述的采样保持电路，其特征在于，所述电位调节子电路包括第三晶体管，所述第三晶体管的第一电极与所述第一晶体管的第二电极电连接，所述第三晶体管的第二电极与所述第二晶体管的第二电极电连接，所述第三晶体管为常态导通状态。
6.根据权利要求4所述的采样保持电路，其特征在于，所述输出子电路包括：第四晶体管和第五晶体管；
7.根据权利要求6所述的采样保持电路，其特征在于，所述比较电路还包括第一电位控制子电路和第二电位控制子电路；所述第一电位控制子电路的控制端与所述第五晶体管的第二电极电连接，所述第一电位控制子电路的输入端与所述第四晶体管的第二电极电连接，所述第一电位控制子电路的输出端接地，所述第二电位控制子电路的输入端与所述第五晶体管的第二电极电连接，所述第二电位控制子电路的输出端接地，所述第二电位控制子电路的控制端与所述第四晶体管的第二电极电连接；
8.根据权利要求6所述的采样保持电路，其特征在于，所述复位电路包括第一复位子电路和第二复位子电路，所述第一复位子电路的控制端和所述第二复位子电路的控制端均用于接入所述局部复位信号；
9.一种时间数字转换器，其特征在于，包括：延时链电路和数据处理电路，所述延时链电路用于产生预设时钟信号，所述延时链电路具有多级延时信号接口；
10.根据权利要求9所述的时间数字转换器，其特征在于，所述延时链电路为环形延时电路，所述环形延时电路包括M级延时单元，所述预设时钟信号的时钟频率f大于预设频率f0，所述预设时钟信号的细分辨为1/Mf。
11.根据权利要求9所述的时间数字转换器，其特征在于，所述数据处理电路与多级延时信号接口电连接，所述时间信号包括开始时间信号和结束时间信号；
12.根据权利要求11所述的时间数字转换器，其特征在于，所述延时链电路用于在全局复位信号的预设边沿到来时，开始产生所述预设时钟信号，在停止时间信号的预设边沿触发信号到来时，停止产生所述预设时钟信号。
13.根据权利要求11所述的时间数字转换器，其特征在于，所述时间数字转换器还包括预处理电路，所述预处理电路的输入端用于接入开始时间信号、停止时间信号和全局复位信号，所述预处理电路的输出端分别与所述延时链电路的控制端和每个所述采样保持电路的第一输入端电连接；
...【技术特征摘要】
1.一种采样保持电路，其特征在于，包括：比较电路和复位电路，所述比较电路的第一控制端用于接入第一控制信号，所述比较电路的第二控制端用于接入第二控制信号，所述复位电路的控制端用于接入局部复位信号，所述比较电路的输入端与电源端电连接，所述比较电路的输出端与所述复位电路的输入端电连接，所述复位电路的输出端与接地端电连接；
2.根据权利要求1所述的采样保持电路，其特征在于，所述采样保持电路还包括第一触发控制电路和第二触发控制电路，所述第一触发控制电路的输入端用于接入时间信号的预设边沿触发信号，所述第一触发控制电路的输出端与所述比较电路的第一控制端电连接，所述第二触发控制电路的输入端用于接入所述延时信号，所述第二触发控制电路的输出端与所述比较电路的第二控制端电连接；
3.根据权利要求2所述的采样保持电路，其特征在于，所述第一触发控制电路和所述第二触发控制电路均包括反相器以及与非门，所述反相器的输入端用于接入所述局部复位信号，所述反相器的输出端与所述与非门的第一输入端电连接；
4.根据权利要求1所述的采样保持电路，其特征在于，所述比较电路包括：第一晶体管、第二晶体管、电位调节子电路和输出子电路，所述第一晶体管的控制极用于接入第一控制信号，所述第二晶体管的控制极用于接入第二控制信号；
5.根据权利要求4所述的采样保持电路，其特征在于，所述电位调节子电路包括第三晶体管，所述第三晶体管的第一电极与所述第一晶体管的第二电极电连接，所述第三晶体管的第二电极与所述第二晶体管的第二电极电连接，所述第三晶体管为常态导通状态。
6.根据权利要求4所述的采样保持电路，其特征在于，所述输出子电路包括：第四晶体管和第五晶体管；
7.根据权利要求6所述的采样保持电路，其特征在于，所述比较电路还包括第一电...
【专利技术属性】
技术研发人员：李榜添，王辰阳，曹凌峰，贾耀仓，孔庆凯，
申请(专利权)人：北京中科海芯科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。