System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本申请涉及芯片制造领域,尤其涉及一种芯片及其制备方法、电子设备。
技术介绍
1、存储器,具有存储功能。存储器中各存储单元的读取速度是影响存储器性能的因素之一。存储单元包括晶体管,晶体管的性能决定了存储单元的读取速度。
2、目前,薄膜晶体管(thin film transistor,tft)作为设置在存储器中的晶体管,具有超低漏电的性能优点,以及良好的栅控能力,从而在一定程度上提高了存储器的存储密度和读取速度。
3、然而,随着tft器件的尺寸逐渐微缩,tft器件的栅控能力(栅极电压摆幅s越小,栅控能力越差)被限制,tft器件不能满足进一步提高存储器的存储密度和读取速度的需求。
技术实现思路
1、本申请实施例提供一种芯片及其制备方法、电子设备。解决了芯片的栅控能力随器件尺寸的微缩而降低的问题。
2、本申请实施例提供的芯片可以被应用在具有tft式显示屏或tft式屏幕的电子设备上,还可以作为一种存储器被设置在电子设备上。
3、为达到上述目的,本申请的实施例采用如下技术方案:
4、第一方面,提供了一种芯片,该芯片包括:衬底和形成在衬底上的晶体管;晶体管包括:第一极、第二极、沟道层、栅极和栅介质层;第一极堆叠在衬底上,第二极堆叠在第一极远离衬底的一侧,第二极具有背离第一极的第一表面,第一表面上开设有延伸至第一极内的第一通道孔;第一通道孔的侧壁的位于第一极和第二极之间的部分朝平行于衬底的方向凹陷形成凹腔,以使得第一通道孔的侧壁面为凹壁面
5、基于上述对本申请实施例给出的芯片结构的描述,可以看出,该芯片的第一通道孔的侧壁面为凹壁面,凹壁面上形成有沟道层。其中,凹壁面包括第一通道孔的侧壁朝平行于衬底的方向凹陷形成的凹腔的壁面,相对于第一通道孔的侧壁不凹陷的结构,凹腔形成的壁面增加了沟道层的形成位置,使得沟道层的平行于衬底的截面的面积增加。以及,凹腔位于第一极和第二极之间,这样,第一极和第二极的部分表面形成凹腔的壁面,进而,设置在凹腔壁面的沟道层与第一极和第二极的接触面积增大,提高了栅控能力,从而增加了芯片的开态电流。
6、另外,栅极和沟道层之间被栅介质层隔离开,可以实现栅极和沟道层之间的电学隔离,以及,能够实现第一极和栅极之间的电学隔离,第二极和栅极之间的电学隔离。
7、在第一方面可行的实现方式中,第一表面上覆盖有沟道层,第一表面上的沟道层上覆盖有栅极,第一表面上的沟道层和栅极之间被栅介质层隔离开。
8、通过在第一表面上继续堆叠沟道层,使得沟道层和第二极的接触面积增加。同时,栅极自第一通道孔延伸至第一表面上,栅介质层将位于第一表面上的栅极和沟道层隔离开,实现了沟道层和栅极之间实现电学隔离。
9、在第一方面可行的实现方式中,栅极、栅介质层以及沟道层填满第一通道孔。
10、这样,栅极堆满第一通道孔,易于加工,有利于晶体管的阵列布设生产。
11、在第一方面可行的实现方式中,芯片还包括:介质层,形成在第一极背离衬底的一侧;介质层内形成有凹腔,凹腔朝垂直于衬底的方向贯通介质层。
12、这样,第一极和第二极之间形成介质层,可以通过对介质层进行横向刻蚀的方式形成第一通道孔的凹壁面,以及,介质层可以实现第一极和第二极的电学隔离。另外,介质层能够避免第一极、第二极与沟道层的接触位置发生载流子的扩散现象,避免发生漏电。
13、在第一方面可行的实现方式中,芯片还包括:第一掺杂层,形成在第一极背离衬底的表面上沟道层。
14、通过在第一极靠近第二极的表面和沟道层之间形成第一掺杂层,可以改善第一极和沟道层的欧姆接触,进一步提高晶体管的开态电流。
15、在第一方面可行的实现方式中,第一掺杂层与沟道层的掺杂类型不同,第一掺杂层和沟道层中的其中一个为p型掺杂,另一个为n型掺杂。
16、这样,第一掺杂层和沟道层中的其中一个为p型掺杂,另一个为n型掺杂,实现pn结接触,提高载流子(电子和空穴)的结合几率,进一步提高晶体管的开态电流。
17、在第一方面可行的实现方式中,芯片还包括:第二掺杂层,在第一掺杂层背离第一极的一侧上堆叠第二掺杂层沟道层。
18、通过在第二极靠近第一极的表面和沟道层之间形成第一掺杂层,可以改善第二极和沟道层的欧姆接触,进一步提高晶体管的开态电流。
19、在第一方面可行的实现方式中,第二掺杂层与沟道层的掺杂类型不同;第二掺杂层和沟道层中的其中一个为p型掺杂,另一个为n型掺杂。
20、这样,第二掺杂层和沟道层中的其中一个为p型掺杂,另一个为n型掺杂,实现pn结接触,提高载流子(电子和空穴)的结合几率,进一步提高晶体管的开态电流。
21、另外,第一掺杂层和沟道层中的其中一个为p型掺杂,另一个为n型掺杂,第二掺杂层的掺杂类型与第一掺杂层的掺杂类型相同。
22、在第一方面可行的实现方式中,第一掺杂层的部分区域为掺杂区域,以及第二掺杂层的部分区域为掺杂区域。
23、在第一方面可行的实现方式中,沟道层的位于第一极和第二极的部分在衬底上的正投影的边界,位于第一极在衬底上的正投影和第二极在衬底上的正投影的重合部分的边界内沟道层。
24、在增加沟道层和第一极、第二极的接触面积的同时,不会增加晶体管的体积,兼顾晶体管的体积和性能。
25、在第一方面可行的实现方式中,沟道层的位于第一极和第二极的部分在衬底上的正投影的边界,位于第一极在衬底上的正投影和第二极在衬底上的正投影的重合部分的边界外。
26、这样,进一步增大沟道层和第一极、第二极的接触面积,进一步提高栅控能力,从而进一步增加了芯片的开态电流。
27、在第一方面可行的实现方式中,栅极具有沿垂直于衬底的方向的位于栅极两端的上表面和下表面,上表面为栅极背离第一极的表面,上表面上开设有依次贯通栅极、栅介质层、沟道层以及第一极的间隙,间隙中填充有绝缘介质材料。
28、这样,进一步减小每个晶体管的体积大小,进一步提高晶体管的集成度。
29、在第一方面可行的实现方式中,芯片为存储器,存储器包括存储单元,存储单元包括晶体管。
30、本申请实施例将具有较大开态电流的芯片作为存储器,可以有效降低存储器的读取延时。
31、第二方面,提供一种芯片的制备方法,该制备方法包括:在衬底上堆叠第一极;在第一极上堆叠第二极;在第二极背离第一极的第一表面上开设延伸至第一极内的第一通道孔;其中,第一通道孔的侧壁的位于第一极和第二极之间的部分朝平行于衬底的方向凹陷形成凹腔,以使得第一通道孔的侧壁面为凹壁面;在凹壁面上堆叠沟道层,使得沟道层覆盖凹壁面;在沟道层上堆叠栅介质层,使得栅介质层覆盖沟道层;在栅介质层上堆叠栅极,使得栅极覆盖栅介质层,以在衬底上形成包含第一极、第二极、沟道层、栅介质层和栅极的晶体管本文档来自技高网...
【技术保护点】
1.一种芯片,其特征在于,包括:
2.根据权利要求1所述的芯片,其特征在于,所述第一表面上覆盖有所述沟道层,所述第一表面上的所述沟道层上覆盖有所述栅极,所述第一表面上的所述沟道层和所述栅极之间被所述栅介质层隔离开。
3.根据权利要求1或2所述的芯片,其特征在于,所述栅极、所述栅介质层以及所述沟道层填满所述第一通道孔。
4.根据权利要求1-3任一项所述的芯片,其特征在于,所述芯片还包括:
5.根据权利要求1-4任一项所述的芯片,其特征在于,所述芯片还包括:
6.根据权利要求5所述的芯片,其特征在于,所述第一掺杂层与所述沟道层的掺杂类型不同,所述第一掺杂层和所述沟道层中的其中一个为P型掺杂,另一个为N型掺杂。
7.根据权利要求1-6任一项所述的芯片,其特征在于,所述芯片还包括:
8.根据权利要求7所述的芯片,其特征在于,所述第二掺杂层与所述沟道层的掺杂类型不同;所述第二掺杂层和所述沟道层中的其中一个为P型掺杂,另一个为N型掺杂。
9.根据权利要求1-8任一项所述的芯片,其特征在于,所述沟道
10.根据权利要求1-8任一项所述的芯片,其特征在于,所述沟道层的位于所述第一极和所述第二极的部分在所述衬底上的正投影的边界,位于所述第一极在所述衬底上的正投影和所述第二极在所述衬底上的正投影的重合部分的边界外。
11.根据权利要求1-10任一项所述的芯片,其特征在于,所述栅极具有沿垂直于所述衬底的方向的位于所述栅极两端的上表面和下表面,所述上表面为所述栅极背离所述第一极的表面,所述上表面上开设有依次贯通所述栅极、所述栅介质层、所述沟道层以及所述第一极的间隙,所述间隙中填充有绝缘介质材料。
12.根据权利要求1-11任一项所述的芯片,其特征在于,所述芯片为存储器,所述存储器包括存储单元,所述存储单元包括所述晶体管。
13.一种芯片的制备方法,其特征在于,包括:
14.根据权利要求13所述的芯片的制备方法,其特征在于,在形成所述沟道层时,使得所述沟道层覆盖所述第一表面;
15.根据权利要求13或14所述的芯片的制备方法,其特征在于,在形成所述栅极时,使得所述栅极、所述栅介质层以及所述沟道层填满所述第一通道孔。
16.根据权利要求13-15任一项所述的芯片的制备方法,其特征在于,在所述衬底上堆叠所述第一极之后,在所述第一极远离所述衬底的一侧堆叠所述第二极之前,所述制备方法还包括:
17.根据权利要求16所述的芯片的制备方法,其特征在于,在所述介质层内形成所述凹腔时,使得所述凹腔在所述衬底上的正投影的边界,位于所述第一极在所述衬底上的正投影和所述第二极在所述衬底上的正投影的重合部分的边界内;
18.根据权利要求16所述的芯片的制备方法,其特征在于,在所述介质层内形成所述凹腔时,使得所述凹腔在所述衬底上的正投影的边界,位于所述第一极在所述衬底上的正投影和所述第二极在所述衬底上的正投影的重合部分的边界外;
19.根据权利要求16-18任一项所述的芯片的制备方法,其特征在于,在所述衬底上堆叠所述第一极之后,在所述第一极背离所述衬底的一侧堆叠所述介质层之前,所述制备方法还包括:
20.根据权利要求16-18任一项所述的芯片的制备方法,其特征在于,在所述第一极远离所述衬底的一侧堆叠所述介质层之后,在所述第一极背离所述衬底的一侧堆叠所述第二极之前,所述制备方法还包括:
21.根据权利要求13-20任一项所述的芯片的制备方法,其特征在于,
22.根据权利要求13-21任一项所述的芯片的制备方法,其特征在于,在所述栅介质层上堆叠所述栅极之后,所述制备方法还包括:
23.一种电子设备,其特征在于,包括:
...【技术特征摘要】
1.一种芯片,其特征在于,包括:
2.根据权利要求1所述的芯片,其特征在于,所述第一表面上覆盖有所述沟道层,所述第一表面上的所述沟道层上覆盖有所述栅极,所述第一表面上的所述沟道层和所述栅极之间被所述栅介质层隔离开。
3.根据权利要求1或2所述的芯片,其特征在于,所述栅极、所述栅介质层以及所述沟道层填满所述第一通道孔。
4.根据权利要求1-3任一项所述的芯片,其特征在于,所述芯片还包括:
5.根据权利要求1-4任一项所述的芯片,其特征在于,所述芯片还包括:
6.根据权利要求5所述的芯片,其特征在于,所述第一掺杂层与所述沟道层的掺杂类型不同,所述第一掺杂层和所述沟道层中的其中一个为p型掺杂,另一个为n型掺杂。
7.根据权利要求1-6任一项所述的芯片,其特征在于,所述芯片还包括:
8.根据权利要求7所述的芯片,其特征在于,所述第二掺杂层与所述沟道层的掺杂类型不同;所述第二掺杂层和所述沟道层中的其中一个为p型掺杂,另一个为n型掺杂。
9.根据权利要求1-8任一项所述的芯片,其特征在于,所述沟道层的位于所述第一极和所述第二极的部分在所述衬底上的正投影的边界,位于所述第一极在所述衬底上的正投影和所述第二极在所述衬底上的正投影的重合部分的边界内。
10.根据权利要求1-8任一项所述的芯片,其特征在于,所述沟道层的位于所述第一极和所述第二极的部分在所述衬底上的正投影的边界,位于所述第一极在所述衬底上的正投影和所述第二极在所述衬底上的正投影的重合部分的边界外。
11.根据权利要求1-10任一项所述的芯片,其特征在于,所述栅极具有沿垂直于所述衬底的方向的位于所述栅极两端的上表面和下表面,所述上表面为所述栅极背离所述第一极的表面,所述上表面上开设有依次贯通所述栅极、所述栅介质层、所述沟道层以及所述第一极的间隙,所述间隙中填充有绝缘介质材料。
12.根据权利要求1-11任一项所述的...
【专利技术属性】
技术研发人员:黄凯亮,景蔚亮,章文强,王昭桂,王正波,廖恒,古里·桑卡尔·卡尔,考斯图夫·班纳吉,
申请(专利权)人:华为技术有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。