帧时延测量的装置、系统及方法制造方法及图纸

本发明专利技术公开了一种帧时延测量的装置、系统及方法。该帧时延测量装置包括：时延测量ＤＭ模块，用于时延测量帧的组装和发送；现场可编程门阵列ＦＰＧＡ模块，用于根据接收到的时延测量帧的类型及入口方向，由当前ＦＰＧＡ时钟为时延测量帧填充时间戳；ＤＭ模块，还用于使用时延测量帧的时间戳，进行单向或双向帧时延测量。本发明专利技术基于ＦＰＧＡ时钟实现高精度的帧时延测量，克服了现有技术中帧时延测量依赖于操作系统时钟，测量精度差的缺陷，从而可以准确反映当前测量节点设备之间网络传输质量。

【技术实现步骤摘要】

本专利技术涉及通信行业核心网
，具体而言，涉及一种帧时延测量的装置、系统及方法。
技术介绍
帧时延测量(ETH-DM)功能是基于国际电信联盟ITU-T Y.1731标准的基本功能，分为单向时延测量和双向时延测量两种。在配置了正确的维护实体群(Maintenance Entity Group，简称MEG)和维护边界点(Maintenance End Point，简称MEP)后，两种帧时延测量基本原理如下：一、单向时延测量每个MEP在点到点维护实体(Maintenance Entity，简称ME)中向它对等的对端MEP发送带有单向ETH-DM信息的帧(1DM帧)，以便于在对端MEP上进行单向帧时延和(或)单向帧时延变化的测量。对端MEP根据收到的1DM报文中RxTimeStampf和TxTimeStampf进行时延计算，根据ITU-T Y.1731中定义的精确到纳秒级的时间戳格式。由于TxTimeStampf由发送方填充，RxTimeStampf由接收方填充。该过程中要求收发两端时钟保持高度同步，否则误差很大。二、双向时延测量MEP向其对等的对端MEP发送有ETH-DM请求的时延测量消息(Delay Measurement Message，简称DMM帧)，并从其对等的MEP接收有ETH-DM回复的时延测量应答消息(Delay Measurement Relay，简称DMR帧)，来进行双向帧时延和(或)双向帧时延变化的测量。双向帧时延测量由发送DMM帧一方MEP发起并负责时延计算，对端MEP收到DMM帧立即回应DMR帧，发起一方MEP收到对端MEP回应的DMR帧后，根据DMR帧中的RxTimeStampb、TxTimeStampf、TxTimeStampb、RxTimeStampf字段计算时延，根据ITU-T Y.1731中定义的精确到纳秒级的时间戳格式。双向时延测量虽然不要求两端时钟高度同步，但要求双方本地时钟精确度较高，否则误差较大。图1为现有技术1DM帧的帧结构示意图；图2为现有技术DMM帧的帧结构示意图；图3为现有技术DMR帧的帧结构示意图。在实现本专利技术的过程中，专利技术人意识到现有技术存在如下缺陷：帧时延测量依赖于操作系统时钟，测量精度差。
技术实现思路
本专利技术的主要目的在于提供一种时延测量的装置及方法，以解决上述的帧时延测量依赖于操作系统时钟，测量精度差的问题。根据本专利技术的一个方面，提供了一种帧时延测量装置，包括：时延测量DM模块，用于时延测量帧的组装和发送；现场可编程门阵列FPGA模块，用于根据接收到的时延测量帧的类型及入口方向，由当前FPGA时钟为时延测量帧填充时间戳；DM模块，还用于使用时延-->测量帧的时间戳，进行单向或双向帧时延测量。优选地，本技术方案中，上述装置还可以包括：驱动模块，用于DM模块和FPGA模块之间的数据和配置信息传输，进行FPGA时钟的初始化和多个FPGA时钟的同步。优选地，本技术方案中，FPGA模块还包括：先进先出FIFO子模块，用于缓存接收或发送的时延测量帧；驱动模块，还用于接收DM模块发送的时延测量帧，查询FIFO子模块的当前处理状态，当FIFO子模块的当前处理状态为空闲时，将时延测量帧转发至FIFO子模块。根据本专利技术的另一方面，提供了一种帧时延测量系统，包括本端和对端，本端和对端通过网络相连，本端和对端均包括FPGA模块和DM模块，其中：本端DM模块，用于生成时延测量帧，并发送时延测量帧；本端FPGA模块和对端FPGA模块，分别用于根据接收到的时延测量帧的类型及入口方向，由当前FPGA时钟为时延测量帧填充时间戳；对端DM模块或本端DM模块，还用于使用时延测量帧的时间戳，进行单向或双向帧时延测量。优选地，本技术方案中，在进行单向帧时延测量的情况下，本端DM模块，用于生成单向时延测量帧1DM，并发送1DM帧；本端FPGA模块，用于使用本地当前FPGA时钟为1DM帧填充时间戳TxTimeStampf，并1DM帧发送到对端FPGA模块；对端FPGA模块，用于使用本地当前FPGA时钟为1DM帧填充时间戳RxTimeStampf；对端DM模块，用于根据1DM帧中RxTimeStampf和TxTimeStampf的差值获取单向帧时延。优选地，本技术方案中，在进行双向时延测量的情况下，本端DM模块，用于生成双向时延测量帧DMM，并将DMM帧发送至本端FPGA模块；本端FPGA模块，用于由当前FPGA时钟为DMM帧填充时间戳TxTimeStampf，并将DMM帧发送至对端FPGA模块；对端FPGA模块，用于由当前FPGA时钟为DMM帧填充时间戳RxTimeStampf，并将DMM帧发送至对端DM模块；对端DM模块，用于生成DMR帧，DMR帧中，TxTimeStampf、RxTimeStampf等于接收的DMM帧的TxTimeStampf、RxTimeStampf；并将DMR帧发送至对端FPGA模块；对端FPGA模块，还用于由当前FPGA时钟为DMR帧填充时间戳TxTimeStampb，并将DMR帧发送至本端FPGA模块；本端FPGA模块，还用于由当前FPGA时钟为DMR帧填充时间戳RxTimeStampb，并将DMR帧发送至本端DM模块；本端DM模块，用于根据DMR帧中的时间戳TxTimeStampf、RxTimeStampf、TxTimeStampb、RxTimeStampb，计算双向帧时延。根据本专利技术的另一方面，提供了一种帧时延测量方法，由本端和对端完成，本端和对端均包括FPGA模块和DM模块，其中：本端DM模块生成时延测量帧，并发送时延测量帧；本端FPGA模块和对端FPGA模块分别根据接收到的时延测量帧的类型及入口方向，由当前FPGA时钟为时延测量帧填充时间戳；对端DM模块或本端DM模块使用时延测量帧的时间戳，进行单向或双向帧时延测量。本专利技术利用软硬件结合的方式提供了一种帧时延测量的装置及方法，借助现场可编程门阵列FPGA高精度时钟，能够实现精度较高的单向帧时延或双向帧时延测量。附图说明此处所说明的附图用来提供对本专利技术的进一步理解，构成本申请的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：图1为现有技术1DM帧的帧结构示意图；-->图2为现有技术DMM帧的帧结构示意图；图3为现有技术DMR帧的帧结构示意图；图4为根据本专利技术装置实施例一帧时延测量装置的示意图；图5为根据本专利技术系统实施例一帧时延测量系统的示意图；图6为根据本专利技术方法实施例一帧时延测量方法的流程图；图7为根据本专利技术方法实施例二帧时延测量方法中FPGA模块处理的流程图；图8为根据本专利技术方法实施例二帧时延测量方法中DM模块处理的流程图。具体实施方式FPGA时钟采用晶振进行计时，通过其内部锁相倍频后产生高速时钟，最小计时精度为8纳秒，其精度要高于系统时钟，属于硬件计时的范畴，在物理层实现。本专利技术基于FPGA模块实现高精度的帧时延测量，可以正确反映当前测量节点设备之间网络传输质量。下文中将参考附图并结合实施例来详细说明本专利技术。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面对本专利技术的实施方法作进一步的详细说明。装置实施例一：图4为根本文档来自技高网...

【技术保护点】
一种帧时延测量装置，其特征在于，包括：时延测量ＤＭ模块，用于时延测量帧的组装和发送；现场可编程门阵列ＦＰＧＡ模块，用于根据接收到的时延测量帧的类型及入口方向，由当前ＦＰＧＡ时钟为时延测量帧填充时间戳；所述ＤＭ模块，还用于使用所述时延测量帧的时间戳，进行单向或双向帧时延测量。

【技术特征摘要】
1.一种帧时延测量装置，其特征在于，包括：时延测量DM模块，用于时延测量帧的组装和发送；现场可编程门阵列FPGA模块，用于根据接收到的时延测量帧的类型及入口方向，由当前FPGA时钟为时延测量帧填充时间戳；所述DM模块，还用于使用所述时延测量帧的时间戳，进行单向或双向帧时延测量。2.根据权利要求1所述的装置，其特征在于，还包括：驱动模块，用于所述DM模块和所述FPGA模块之间的数据和配置信息传输，进行所述FPGA时钟的初始化和多个FPGA时钟的同步。3.根据权利要求2所述的装置，其特征在于，所述FPGA模块还包括：先进先出FIFO子模块，用于缓存接收或发送的时延测量帧；所述驱动模块，还用于接收DM模块发送的时延测量帧，查询所述FIFO子模块的当前处理状态，当所述FIFO子模块的当前处理状态为空闲时，将所述时延测量帧转发至FIFO子模块。4.一种帧时延测量系统，其特征在于，包括本端和对端，所述本端和所述对端通过网络相连，所述本端和所述对端均包括FPGA模块和DM模块，其中：所述本端DM模块，用于生成时延测量帧，并发送所述时延测量帧；所述本端FPGA模块和所述对端FPGA模块，分别用于根据接收到的时延测量帧的类型及入口方向，由当前FPGA时钟为时延测量帧填充时间戳；所述对端DM模块或本端DM模块，还用于使用所述时延测量帧的时间戳，进行单向或双向帧时延测量。5.根据权利要求4所述的系统，其特征在于，在进行单向帧时延测量的情况下，所述本端DM模块，用于生成单向时延测量帧1DM，并发送所述1DM帧；所述本端FPGA模块，用于使用本地当前FPGA时钟为所述1DM帧填充时间戳TxTimeStampf，并所述1DM帧发送到所述对端FPGA模块；所述对端FPGA模块，用于使用本地当前FPGA时钟为1DM帧填充时间戳RxTimeStampf；所述对端DM模块，用于根据所述1DM帧中所述RxTimeStampf和所述TxTimeStampf的差值获取单向帧时延。6.根据权利要求4所述的系统，其特征在于，在进行双向时延测量的情况下，所述本端DM模块，用于生成双向时延测量帧DMM，并将所述DMM帧发送至所述本端FPGA模块；所述本端FPGA模块，用于由当前FPGA时钟为所述DMM帧填充时间戳TxTimeStampf，并将所述DMM帧发送至所述对端FPGA模块；所述对端FPGA模块，用于由当前FPGA时钟为所述DMM帧填充时间戳RxTimeStampf，并将所述DMM帧发送至所述对端DM模块；所述对端DM模块，用于生成DMR帧，所述DMR帧中，TxTimeStampf、RxTimeStampf等于接收的所述DMM帧的TxTimeStampf、RxTimeStampf；并将所述DMR帧发送至所述对端FPGA模块；所述对端FPGA模块，还用于由当前FPGA时钟为所述DMR帧填充时间戳TxTimeStampb，并将所述DMR帧发送至所述本端FPGA模块；所述本端FPGA模块，还用于由当前FPGA时钟为所述DMR帧填充时间戳RxTimeStampb，并将所述DMR帧发送至本端DM模块；所述本端DM模块，用于根据所述DMR帧中的所述时间戳TxT...

【专利技术属性】
技术研发人员：王伟，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94