【技术实现步骤摘要】
本专利技术涉及fpga，尤其涉及一种时钟数据独立调相同步系统。
技术介绍
1、在系统级芯片(system on chip，soc)，通常在跨片接口设计中，数据和时钟在收发两个方向上存在天然的路径差异，导致接口频点较难平衡达到比较高的频点，为了提升时序性能，通常方法是对接口时钟定制一些调相或插入延迟线的电路方案，用于延时补偿。此类方案一方面需要较多额外设计面积开销，另一方面基于延迟线的调相方案通常受环境影响较大，并且调相范围有限。
2、因此，有必要提供一种新型的时钟数据独立调相同步系统以解决现有技术中存在的上述问题。
技术实现思路
1、本专利技术的目的在于提供一种时钟数据独立调相同步系统，实现跨片接口的调相。
2、为实现上述目的，本专利技术的所述时钟数据独立调相同步系统，应用于跨片接口，包括第一集成时钟门控和第二集成时钟门控，所述第一时钟门控的时钟端和所述第二时钟门控的时钟端均连接相同的高频时钟源，所述第一时钟门控的使能端接第一使能信号，所述第二时钟门控的使能端接第二使能信号，所述第一时钟门控的输出作为所述跨片接口的远端系统的接口逻辑部分的时钟信号，所述第二时钟门控的输出作为所述跨片接口的近端系统的接口逻辑部分的时钟信号。
3、所述时钟数据独立调相同步系统的有益效果：包括第一集成时钟门控和第二集成时钟门控，所述第一时钟门控的时钟端和所述第二时钟门控的时钟端均连接相同的高频时钟源，所述第一时钟门控的使能端接第一使能信号，所述第二时钟门控的使能端接第二
4、可选地，所述时钟数据独立调相同步系统还包括占空比整形寄存器，所述占空比整形寄存器的时钟控制端与所述第一时钟门控的输出端连接，所述占空比整形寄存器的输出作为所述跨片接口的远端系统的接口逻辑部分的时钟信号。
本文档来自技高网...【技术保护点】
1.一种时钟数据独立调相同步系统，应用于跨片接口，其特征在于，包括第一集成时钟门控和第二集成时钟门控，所述第一时钟门控的时钟端和所述第二时钟门控的时钟端均连接相同的高频时钟源，所述第一时钟门控的使能端接第一使能信号，所述第二时钟门控的使能端接第二使能信号，所述第一时钟门控的输出作为所述跨片接口的远端系统的接口逻辑部分的时钟信号，所述第二时钟门控的输出作为所述跨片接口的近端系统的接口逻辑部分的时钟信号。
2.根据权利要求1所述的时钟数据独立调相同步系统，其特征在于，还包括占空比整形寄存器，所述占空比整形寄存器的时钟控制端与所述第一时钟门控的输出端连接，所述占空比整形寄存器的输出作为所述跨片接口的远端系统的接口逻辑部分的时钟信号。
【技术特征摘要】
1.一种时钟数据独立调相同步系统，应用于跨片接口，其特征在于，包括第一集成时钟门控和第二集成时钟门控，所述第一时钟门控的时钟端和所述第二时钟门控的时钟端均连接相同的高频时钟源，所述第一时钟门控的使能端接第一使能信号，所述第二时钟门控的使能端接第二使能信号，所述第一时钟门控的输出作为所述跨片接口的远端系统的接口逻辑部分的时钟...
【专利技术属性】
技术研发人员：王勇，潘淞，黄中华，
申请(专利权)人：成都维德青云电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。