现场可编程系统级芯片技术方案

本发明专利技术提供一种现场可编程系统级芯片，包括

【技术实现步骤摘要】
现场可编程系统级芯片


[0001]本专利技术涉及芯片
，特别涉及一种现场可编程系统级芯片
。

技术介绍

[0002]随着半导体芯片技术的发展，集成电路得到了快速的发展
。
将多种电子元器件进行微小化后进行集成变得到了功能各异的芯片，其中，
FPGA
（
Field Programmable Gate Array
，现场可编程逻辑门阵列）是一种半定制电路芯片，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点，从而得到了广泛应用；
SoC
（
System on Chip
，系统级芯片）是一个有专用目标的集成电路，其中包含完整系统并有嵌入软件的全部内容，使得处理系统微小化成为可能
。
[0003]现有的
FPGA
芯片必须经过编程加载软
IP
的设计后，使能芯片中的硬核模块，才能正常工作
。
但由于受到物理实现的局限性，导致
FPGA
中实现的软
IP
性能往往要比传统纯
ASIC
（
Application Specific Integrated Circuit
，集成电路）中实现的硬
IP
相差很大
。
为此，市场上出现了集成硬核
SoC IP
的
FPGA
芯片，即，
FPSoC
（
Field Program SoC
，现场可编程系统级芯片），一种带有
SoC
的硬
IP
的
FPGA
芯片，其中包括以
Xilinx
为代表的
ZYNQ/ZYNQ
‑
MPSoC/ACAP 等系列产品
。FPSoC
通过
FPGA 软件将原来都在
FPGA
资源中实现的整体设计，自动切分到
SoC 和 FPGA
资源中，如此可以在提供灵活可编程资源的同时，提供高性能的
SoC IP
，从而达到更高的性能与外界进行交互
。
[0004]然而，以
Xilinx
为代表的
FPSoC
由于其主要使用
ARM
公司提供的
CPU core
来搭建
SoC IP
，虽然在性能和生态上的表现都相当不错，但是由于
ARM CPU core
的
NRE
（
Non
‑
Recurring Engineering
，一次性工程费用）和版权费用都比较贵，对于
FPGA
产品大部分都是资源型设计来说，成本过于高昂
。
此外，现有的
FPSoC
中使用的
CPU core
是通过异步通信方式来实现与
FPGA
资源进行交换，这种方式资源交换效率不高，成为芯片运行效率的瓶颈问题
。

技术实现思路

[0005]本专利技术的目的在于提供一种现场可编程系统级芯片，以解决现有现场可编程系统级芯片效率低且成本高的问题
。
[0006]为解决上述技术问题，本专利技术提供一种现场可编程系统级芯片，包括
FPGA
架构和
SoC
架构；所述
FPGA
架构包括接口资源和调用资源；所述接口资源用于在软逻辑加载后与所述
SoC
架构互联以实现通信访问；所述调用资源用于在软逻辑加载后被调用以配合所述
SoC
架构进行应用；所述
SoC
架构包括处理模块
、
配置模块
、
调试模块
、
外设模块
、
控制模块
、
存储模块和总线模块；所述处理模块用于进行高性能应用任务处理
、
实时任务处理
、
神经网络处理和图片处理；所述配置模块用于配置和管理所述
SoC
架构；所述调试模块用于在不启用所述处
理模块时，对所述配置模块
、
所述外设模块
、
所述控制模块
、
所述存储模块和所述总线模块进行在线调试；所述外设模块用于控制外设应用；所述控制模块用于对所述
SoC
架构的
boot
进行管理；所述存储模块用于存储软逻辑产生的数据；所述总线模块用于实现所述
SoC
架构中各个模块之间的通信以及所述
SoC
架构和所述
FPGA
架构之间的通信
。
[0007]可选的，在所述的现场可编程系统级芯片中，所述处理模块包括应用
CPU
单元
、
实时
CPU
单元
、
综合处理单元；所述应用
CPU
单元用于进行高性能应用任务处理；所述实时
CPU
单元用于进行实时任务处理；所述综合处理单元包括神经网络组件和图片处理组件，所述神经网络组件用于对通用的神经网络进行处理，所述图片处理组件用于对
jpeg
格式的图片进行压缩和解压缩的处理
。
[0008]可选的，在所述的现场可编程系统级芯片中，所述实时
CPU
单元包括
RSIC
‑
V CPU。
[0009]可选的，在所述的现场可编程系统级芯片中，所述接口资源包括可编程接口模块，所述可编程接口模块包括接口
0、
接口
1、
接口
2、
接口3和接口4；所述接口0与所述总线模块相连，用于所述
FPGA
架构异步访问所述
SoC
架构；所述接口1与所述总线模块相连，用于所述
SoC
架构异步访问所述
FPGA
架构；所述接口2与所述存储模块相连，用于所述
FPGA
架构异步访问所述存储模块；所述接口3与所述应用
CPU
单元相连，用于所述
FPGA
架构异步访问所述应用
CPU
单元；所述接口4与所述实时
CPU
单元相连，用于所述
SoC
架构通过所述实时
CPU
单元同步访问所述
FPGA
架构
。
[0010]可选的，在所述的现场可编程系统级芯片中，所述调用资源包括块随机存取存储器资源
、
数字信号处理资源
、
输入输出资源和锁相环资源
。
[0011]可选的，在所述的现场可编程系统级芯片中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种现场可编程系统级芯片，其特征在于，包括
FPGA
架构和
SoC
架构；所述
FPGA
架构包括接口资源和调用资源；所述接口资源用于在软逻辑加载后与所述
SoC
架构互联以实现通信访问；所述调用资源用于在软逻辑加载后被调用以配合所述
SoC
架构进行应用；所述
SoC
架构包括处理模块
、
配置模块
、
调试模块
、
外设模块
、
控制模块
、
存储模块和总线模块；所述处理模块用于进行高性能应用任务处理
、
实时任务处理
、
神经网络处理和图片处理；所述配置模块用于配置和管理所述
SoC
架构；所述调试模块用于在不启用所述处理模块时，对所述配置模块
、
所述外设模块
、
所述控制模块
、
所述存储模块和所述总线模块进行在线调试；所述外设模块用于控制外设应用；所述控制模块用于对所述
SoC
架构的
boot
进行管理；所述存储模块用于存储软逻辑产生的数据；所述总线模块用于实现所述
SoC
架构中各个模块之间的通信以及所述
SoC
架构和所述
FPGA
架构之间的通信
。2.
根据权利要求1所述的现场可编程系统级芯片，其特征在于，所述处理模块包括应用
CPU
单元
、
实时
CPU
单元
、
综合处理单元；所述应用
CPU
单元用于进行高性能应用任务处理；所述实时
CPU
单元用于进行实时任务处理；所述综合处理单元包括神经网络组件和图片处理组件，所述神经网络组件用于对通用的神经网络进行处理，所述图片处理组件用于对
jpeg
格式的图片进行压缩和解压缩的处理
。3.
根据权利要求2所述的现场可编程系统级芯片，其特征在于，所述实时
CPU
单元包括
RSIC
‑
V CPU。4.
根据权利要求2所述的现场可编程系统级芯片，其特征在于，所述接口资源包括可编程接口模块，所述可编程接口模块包括接口
0、
接口
1、
接口
2、

【专利技术属性】
技术研发人员：潘淞，王勇，
申请(专利权)人：成都维德青云电子有限公司，
类型：发明
国别省市：