面向物联网应用的制造技术

本申请涉及新一代信息技术领域，尤其涉及一种面向物联网应用的

【技术实现步骤摘要】
面向物联网应用的RISC
‑
V架构SoC


[0001]本申请属于新一代信息
，更具体地说，是涉及一种面向物联网应用的
RISC
‑
V
架构
SoC。

技术介绍

[0002]RISC
‑
V
架构处理器经过多年的发展，已经在学术科研与商业制造的多个领域得到广泛应用，而
RISC
‑
V
指令集架构凭借其模块化可配置的指令集
、
简洁的运算指令
、
自定制指令拓展等多方面优点，在计算效率和功耗上均显示出独特优势
。
采用
RISC
‑
V
指令集架构进行处理器设计，可以实现自主开发，降低依赖于外部技术和软件生态的风险，从而提高芯片的可控性和安全性，更好地适应我国市场的需求
。
并且，通过采用
RISC
‑
V
架构进行低功耗
、
高性能的嵌入式处理器研究，可以有效地提高处理器的能效比和性本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
面向物联网应用的
RISC
‑
V
架构
SoC
，所述
RISC
‑
V
架构
SoC
包括主域和常开域，所述主域和常开域相连接，其特征在于：所述主域上还连接有中断模块组，所述常开域还连接有电源域和时钟域，所述电源域用于给主域和常开域提供电源电压，所述时钟域用于给主域和常开域提供时钟信号
。2.
如权利要求1所述的面向物联网应用的
RISC
‑
V
架构
SoC
，其特征在于：所述常开域上设置有
DVFS
控制器，所述常开域上的
DVFS
控制器用于控制主域的电源电压与时钟频率，所述主域的电源电压与时钟频率均可变；所述常开域的电源电压与时钟频率均为恒定值
。3.
如权利要求1所述的面向物联网应用的
RISC
‑
V
架构
SoC
，其特征在于：所述主域上设置有
RISC
‑
V
处理器核
、
片上总线和外设部件，所述
RISC
‑
V
处理器核连接片上总线，所述片上总线分别连接位于主域上的外设部件和常开域；所述外设部件包括异步收发器
UART、
串行外设总线
SPI、
通用输入
/
输出端口
GPIO、
存储器
ROM
；所述常开域上设置有
DVFS
控制器
、
时钟分频模块
CLK DIV、
环路振荡器
Ring OSC、
看门狗定时器
WDT
和实时计数器
RTC
；所述中断模块组包括外部中断模块
PLIC、
计时器中断模块
、
软件中断模块
CLINT、
调试中断模块
Debug。4.
如权利要求3所述的面向物联网应用的
RISC
‑
V
架构
SoC
，其特征在于：所述电源域包括片外电源模块
DC
‑
DC
；所述时钟域包括外部晶振和位于常开域上的环路振荡器
Ring OSC
；所述外部晶振用于产生的低频时钟，用于给位于常开域上的看门狗定时器
WDT
和实时计数器
RTC
提供不间断的低速时钟信号；所述环路振荡器
Ring OSC
产生高频时钟，用于提供常开域满负载状态下运行的频率
。5.
如权利要求4所述的面向物联网应用的
RISC
‑
V
架构
SoC
，其特征在于：所述
DVFS
控制器连接有片外电源模块
DC
‑
DC、
时钟分频模块
CLK DIV
和
RISC
‑
V
处理器核，所述片外电源模块
DC
‑
DC
还连接
RISC
‑
V
处理器核，所述
RISC
‑
V
处理器核也连接时钟分频模块
CLK DIV
，所述时钟分频模块
CLK DIV
连接环路振荡器
Ring OSC。6.
如权利要求1所述的面向物联网应用的
RISC
‑
V
架构
SoC
，其特征在于：所述主域上设置有
RISC
‑
V
处理器核，所述
RISC
‑
V
处理器核内置有
RISC
‑
V
指令集，所述
RISC
‑
V
处理器核采用三级流水线结构，包括取指令模块
Fetch、
译码模块
Decode
和执行模块
Execute
，所述取指令模块
Fetch、
译码模块
Decode
和执行模块
Execute
依次收尾相连形成闭合的回路，相邻两个模块之间均设置有输入缓冲区
。7.
如权利要求6所述的面向物联网应用的
RISC
‑
V
架构
SoC
，其特征在于：所述取指令模块
Fetch
，从指令
I
‑
RAM
中取出指令，并将指令解码为宏指令后打包发送给译码模块
Decode
；所述译码模块
Decode
，接收来自取指令模块
Fetch
的指令，并解码成微指令，最后进行微指令打包输出至执行模块
Execute
；所述执行模块
Execute
，执行所有的指令操作和存...

【专利技术属性】
技术研发人员：王新胜，李洋，周志权，
申请(专利权)人：哈尔滨工业大学威海，
类型：发明
国别省市：