【技术实现步骤摘要】
本专利技术涉及类脑计算芯片，尤其是涉及一种基于可编程神经拟态核的脉冲延时测量方法及系统。
技术介绍
1、近年来“内存墙”与“功耗墙”效应日趋严重，传统计算机所遵循的冯诺依曼体系结构正在面临巨大的挑战。在后摩尔时代，半导体行业迫切需要寻求新的架构与方法以满足电子产业对不断提高的计算性能和极低功耗的需求。随着脑科学的发展，人们逐渐了解到人脑是一部极高能效的计算机，类脑计算应运而生。内存与计算单元合二为一，从根本上去除了经典冯诺依曼体系架构的“内存墙”问题，避免了内存性能严重限制cpu性能发挥的情形。类脑计算的基本思路是将生物神经网络的概念应用于计算机系统设计，针对智能信息处理的特定应用来提高性能与降低功耗。
2、脉冲神经网络作为第三代神经网络具有高度的生物真实性，由于在真实世界学习的任务中展现出独特优势，迅速成为类脑计算芯片研究热点。但因为单个神经元的功能有限，只有数以百万计的神经元协同工作，才能在特定智能信息处理方面表现出独特优势，脉冲神经元网络需要空间上的拓扑连接，但是拓扑规模增大后，为了各个神经元之间的可达性，类脑芯片一般采用noc结构，通过noc结构中的路由，脉冲可以从一个神经元的到任意一个神经元，但脉冲传递过程存在一定延时，而且随着拓扑规模增大，上述两个神经元的相对距离会增大，脉冲延时也会随之增大。类脑芯片采用noc结构后，为了保证整个网络的一致性，需要有个全局信号指定一个时间窗口（对应一个时间步），同步所有神经元的状态，确保在这个时间窗口内，每个神经元都更新了状态，发放的脉冲被目标神经元吸收。影响这个时间窗口
3、如图1所示，类脑芯片是m×m的二维网格结构的noc（networks-on-chip芯片网络），每个网格代表一个路由和一个神经拟态核，路由具有5个端口，东南西北端口分别连接邻近的路由，本地端口连接神经拟态核，每个神经拟态核可映射为神经元和突触群。被映射到不同位置的神经元之间的脉冲延时不同，而且受网络整体拓扑影响。
4、因此，亟需提出一种脉冲延时的测量方法，为脉冲神经网络的进一步研究提供依据。
技术实现思路
1、鉴于此，本专利技术提供了一种基于可编程神经拟态核的脉冲延时测量系统及方法。
2、第一方面，本专利技术实施例提供了一种基于可编程神经拟态核的脉冲延时测量方法，基于二维网格结构的类脑芯片实现，所述类脑芯片由若干个按矩阵布置的网格组成，每一网格包括一路由和与路由的本地端口相连接的神经拟态核，每一神经拟态核可映射为神经元和突触群，所述方法具体包括：
3、从源神经元与目标神经元间的路径上选取m个神经拟态核，将m个神经拟态核作为可编程神经拟态核，实现神经元和突触行为；并将第m个可编程神经拟态核映射到目标神经元的位置，将目标神经元移动至其邻居神经元；其中，m为正整数；
4、源神经元发出脉冲信号，所有可编程神经拟态核在时间窗口开始时启动定时器计数器，当源神经元发出的脉冲信号到达第1个可编程神经拟态核时，记录第1个可编程神经拟态核对应的定时器计数值作为第一脉冲延时；
5、第1个可编程神经拟态核将脉冲信号发送给下一可编程神经拟态核，依次类推，第m个可编程神经拟态核将脉冲信号发送给目标神经元，通过对应的定时器计数器得到每一可编程神经拟态核测量的脉冲延时。
6、第二方面，本专利技术实施例提供了一种基于可编程神经拟态核的脉冲延时测量系统，以实现上述的基于可编程神经拟态核的脉冲延时测量方法，所述系统包括：
7、基于二维网格结构的类脑芯片；所述类脑芯片由若干个按矩阵布置的网格组成，每一网格包括一路由和与路由的本地端口相连接的神经拟态核，每一神经拟态核可映射为神经元和突触群；
8、若干可编程神经拟态核，用于实现神经元和突触行为；所述可编程神经拟态核为从源神经元与目标神经元间的路径上选取的神经拟态核；所述可编程神经拟态核包括脉冲记录模块和脉冲发放模块；其中，第i个可编程神经拟态核的脉冲记录模块与第i+1个可编程神经拟态核的脉冲发放模块相连，1≤i≤m，m为可编程神经拟态核的个数；
9、其中，脉冲记录模块，用于接收脉冲，记录定时器计数值作为脉冲延时；
10、脉冲发放模块，用于设置发放率，根据发放率将脉冲信号发送给下一可编程神经拟态核。
11、第三方面，本专利技术实施例提供了一种电子设备，包括存储器和处理器，所述存储器与所述处理器耦接；其中，所述存储器用于存储程序数据，所述处理器用于执行所述程序数据以实现上述的基于可编程神经拟态核的脉冲延时测量方法。
12、第四方面，本专利技术实施例提供了一种计算机可读存储介质，其上存储有计算机程序，所述程序被处理器执行时实现上述的基于可编程神经拟态核的脉冲延时测量方法。
13、与现有技术相比，本专利技术的有益效果为：
14、本专利技术提供一种基于可编程神经拟态核的脉冲延时测量系统及方法，将类脑芯片中的部分神经拟态核映射为可编程神经拟态核，用于进行脉冲延时测量；当源神经元和目标神经元的位置间距较大时，可以级联扩展多个可编程神经拟态核，用于实现较大的脉冲延时测量，从而支持巨大神经网络拓扑结构下的神经元之间的脉冲延时测量的需求。同时，通过获取脉冲延时，可以指导编译器优化网络映射。
本文档来自技高网...【技术保护点】
1.一种基于可编程神经拟态核的脉冲延时测量方法，基于二维网格结构的类脑芯片实现，所述类脑芯片由若干个按矩阵布置的网格组成，每一网格包括一路由和与路由的本地端口相连接的神经拟态核，每一神经拟态核可映射为神经元和突触群，其特征在于，所述方法具体包括：
2.根据权利要求1所述的基于可编程神经拟态核的脉冲延时测量方法，其特征在于，可编程神经拟态核获取脉冲延时的过程还包括：
3.根据权利要求1所述的基于可编程神经拟态核的脉冲延时测量方法，其特征在于，在第i个可编程神经拟态核将来脉冲信号发送给下一可编程神经拟态核时，1≤i≤m，包括：
4.根据权利要求3所述的基于可编程神经拟态核的脉冲延时测量方法，其特征在于，在第i个可编程神经拟态核将脉冲信号发送给下一可编程神经拟态核时，1≤i≤m，还包括：
5.根据权利要求4所述的基于可编程神经拟态核的脉冲延时测量方法，其特征在于，在第i个可编程神经拟态核将脉冲信号发送给下一可编程神经拟态核的过程具体地为：
6.一种基于可编程神经拟态核的脉冲延时测量系统，其特征在于，以实现上述权利要求1-5任一
7.根据权利要求6所述的一种基于可编程神经拟态核的脉冲延时测量系统，其特征在于，脉冲记录模块还包括：识别脉冲对应的目标树突，将目标树突的脉冲信息映射到目标树突对应地址的内部状态；在脉冲记录的过程中，所有可编程神经拟态核在时间窗口开始时启动定时器计数器，将脉冲记录到内部状态上，通过一组存储单元分别映射，不同地址对应不同目标树突的脉冲，查询目标脉冲对应的地址，检查脉冲是否达到，到达后记录计数值。
8.根据权利要求6所述的一种基于可编程神经拟态核的脉冲延时测量系统，其特征在于，所述系统还包括：
9.一种电子设备，包括存储器和处理器，其特征在于，所述存储器与所述处理器耦接；其中，所述存储器用于存储程序数据，所述处理器用于执行所述程序数据以实现上述权利要求1-5任一项所述的基于可编程神经拟态核的脉冲延时测量方法。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述程序被处理器执行时实现如权利要求1-5中任一所述的基于可编程神经拟态核的脉冲延时测量方法。
...【技术特征摘要】
1.一种基于可编程神经拟态核的脉冲延时测量方法，基于二维网格结构的类脑芯片实现，所述类脑芯片由若干个按矩阵布置的网格组成，每一网格包括一路由和与路由的本地端口相连接的神经拟态核，每一神经拟态核可映射为神经元和突触群，其特征在于，所述方法具体包括：
2.根据权利要求1所述的基于可编程神经拟态核的脉冲延时测量方法，其特征在于，可编程神经拟态核获取脉冲延时的过程还包括：
3.根据权利要求1所述的基于可编程神经拟态核的脉冲延时测量方法，其特征在于，在第i个可编程神经拟态核将来脉冲信号发送给下一可编程神经拟态核时，1≤i≤m，包括：
4.根据权利要求3所述的基于可编程神经拟态核的脉冲延时测量方法，其特征在于，在第i个可编程神经拟态核将脉冲信号发送给下一可编程神经拟态核时，1≤i≤m，还包括：
5.根据权利要求4所述的基于可编程神经拟态核的脉冲延时测量方法，其特征在于，在第i个可编程神经拟态核将脉冲信号发送给下一可编程神经拟态核的过程具体地为：
6.一种基于可编程神经拟态核的脉冲延时测量系统，其特征在于，以实现上述权利要求1-5...
【专利技术属性】
技术研发人员：孙世春，金孝飞，朱岩，朱国权，杨方超，翟展，马德，潘纲，
申请(专利权)人：之江实验室，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。