System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种微处理器芯片的通用测试装置制造方法及图纸_技高网

一种微处理器芯片的通用测试装置制造方法及图纸

技术编号:40546067 阅读:5 留言:0更新日期:2024-03-05 19:03
本申请公开了一种微处理器芯片的通用测试装置,包括测试子板、测试底板及T800数字测试机台,所述测试子板的形状为多模态,每一种模态均包括一个测试座,每一个测试座可匹配一组引脚数量相同的待测微处理器芯片;通过所述测试子板上的测试座将待测微处理器芯片固定,并将待测微处理器芯片的引脚连接到测试底板;所述测试底板上方连接所述测试子板、下方连接所述T800数字测试机台的资源引出板,所述测试底板根据STM32F407IGTX芯片的引脚分布规则设置176个引脚资源,并引出连接至所述T800数字测试机台的资源引出板;所述T800数字测试机台与待测微处理器芯片之间使用串口通信。

【技术实现步骤摘要】

本申请涉及芯片测试,特别涉及一种微处理器芯片的通用测试装置


技术介绍

1、传统的微处理器芯片测试方法为:在t800数字机台上将微处理器芯片的测试向量转换成测试机台的测试向量进行测试,但由于目前市面上的微处理器芯片型号越来越多,不相同型号的微处理器芯片引脚数量也不相同,这就导致现有的测试系统和测试方法不能同时满足每一个型号的引脚数量,让测试开发不具备可移植性,测试发开难度大,周期长等缺点。

2、鉴于以上所诉的测试难点,本专利技术的目的在于针对市面上大部分的微处理器芯片,使用一套测试系统就能完成不同引脚数量,不同封装,不同容量的微处理器芯片自动化测试。方便程序移植,减少测试开发的难度和周期。

3、有鉴于此,目前亟需一种微处理器芯片的通用测试装置,针对市面上主流的微处理器芯片,通过一套测试装置就能完成不同引脚数量,不同封装,不同容量的微处理器芯片自动化测试。


技术实现思路

1、鉴于以上所述现有技术的缺点,本申请提出一种微处理器芯片的通用测试装置,解决了现有技术中使用一套测试系统就不能完成不同引脚数量,不同封装,不同容量的微处理器芯片自动化测试问题。

2、本申请为了实现上述目的具体采用以下技术方案:

3、一种微处理器芯片的通用测试装置,包括测试子板、测试底板及t800数字测试机台,其中:

4、所述测试子板的形状为多模态,每一种模态均包括一个测试座,每一个测试座可匹配一组引脚数量相同的待测微处理器芯片;通过所述测试子板上的测试座将待测微处理器芯片固定,并将待测微处理器芯片的引脚连接到测试底板;

5、所述测试底板上方连接所述测试子板、下方连接所述t800数字测试机台的资源引出板,所述测试底板根据stm32f407igtx芯片的引脚分布规则设置176个引脚资源,并引出连接至所述t800数字测试机台的资源引出板;所述资源引出板引出所述t800数字测试机台的测试资源;

6、所述t800数字测试机台与待测微处理器芯片之间使用串口通信,所述串口可自动下载测试程序和擦除程序,对待测微处理器芯片进行直流参数、交流参数及芯片功能的测试。

7、作为一种可选的技术方案,所述测试子板为第一pcb基板,包括相对的上表面与下表面,所述上表面设置可将待测微处理器芯片固定的测试座,所述下表面设置欧式连接器插头。

8、作为一种可选的技术方案,所述测试座包括固定基座和盖板,所述固定基座上表面设有供待测微处理器芯片放置的容纳腔,所述盖板与固定基座铰接。

9、作为一种可选的技术方案,所述测试底板为第二pcb基板,所述第二pcb基板的上表面设置与第一pcb基板上欧式连接器插头匹配的欧式连接器插座;

10、所述第二pcb基板上设置多个连接孔,且所述第二pcb基板的下表面设置pogo pin连接器。

11、作为一种可选的技术方案,所述资源引出板为第三pcb基板,所述第三pcb基板上设置多个连接孔、与第二pcb基板上的连接孔一一对应,所述第三pcb基板与所述第二pcb基板通过连接件可拆卸式连接;

12、所述第三pcb基板包括相对的上表面与下表面,所述上表面包括与第二pcb基板上pogo pin连接器匹配的pogo pin连接区域,所述下表面与所述t800数字测试机台连接。

13、作为一种可选的技术方案,所述直流参数包含输入高电平电压阈值vih、输入低电平电压阈值vil、输出高电平电压值voh、输出低电平电压值vol、上拉电阻值pull-upp-resistance、下拉电阻值pull-down-resistance、模拟-数字转换器adc中的直流参数、数字-模拟转换器dac中的直流参数和各种模式下的工作电流pwr。

14、作为一种可选的技术方案,所述交流参数包含高速外部时钟信号hse、低速外部时钟信号lse、高速内部时钟信号hsi、低速内部时钟信号lsi、定时器timer中的交流参数和看门狗wdg中的交流参数。

15、作为一种可选的技术方案,芯片功能包含引导装载程序boot loader、can通讯、i2c通讯、spi通讯、usart/uart通讯、随机数发生器rng和循环冗余校验码crc。

16、本申请的有益效果包括:

17、实现一套通用测试装置能测试不同引脚数量,不同封装,不同容量的微处理器芯片。解决了使用向量进行测试的难点。

18、本申请的其他有益效果或优势将在具体实施方式中结合具体结构进行详细描述。

本文档来自技高网...

【技术保护点】

1.一种微处理器芯片的通用测试装置,其特征在于,包括测试子板、测试底板及T800数字测试机台,其中:

2.如权利要求1所述的装置,其特征在于,所述测试子板为第一PCB基板,包括相对的上表面与下表面,所述上表面设置可将待测微处理器芯片固定的测试座,所述下表面设置欧式连接器插头。

3.如权利要求2所述的装置,其特征在于,所述测试座包括固定基座(1)和盖板(2),所述固定基座(1)的上表面设有供待测微处理器芯片放置的容纳腔,所述盖板(2)与固定基座铰接。

4.如权利要求2所述的装置,其特征在于,所述测试底板为第二PCB基板,所述第二PCB基板的上表面设置与第一PCB基板上欧式连接器插头匹配的欧式连接器插座;

5.如权利要求4所述的装置,其特征在于,所述资源引出板为第三PCB基板,所述第三PCB基板上设置多个连接孔、与第二PCB基板上的连接孔一一对应,所述第三PCB基板与所述第二PCB基板通过连接件可拆卸式连接;

6.如权利要求1所述的装置,其特征在于,所述直流参数包含输入高电平电压阈值VIH、输入低电平电压阈值VIL、输出高电平电压值VOH、输出低电平电压值VOL、上拉电阻值PULL-UPP-resistance、下拉电阻值PULL-DOWN-resistance、模拟-数字转换器ADC中的直流参数、数字-模拟转换器DAC中的直流参数和各种模式下的工作电流PWR。

7.如权利要求1所述的装置,其特征在于,所述交流参数包含高速外部时钟信号HSE、低速外部时钟信号LSE、高速内部时钟信号HSI、低速内部时钟信号LSI、定时器TIMER中的交流参数和看门狗WDG中的交流参数。

8.如权利要求1所述的装置,其特征在于,芯片功能包含引导装载程序Boot loader、CAN通讯、I 2C通讯、SPI通讯、USART/UART通讯、随机数发生器RNG和循环冗余校验码CRC。

...

【技术特征摘要】

1.一种微处理器芯片的通用测试装置,其特征在于,包括测试子板、测试底板及t800数字测试机台,其中:

2.如权利要求1所述的装置,其特征在于,所述测试子板为第一pcb基板,包括相对的上表面与下表面,所述上表面设置可将待测微处理器芯片固定的测试座,所述下表面设置欧式连接器插头。

3.如权利要求2所述的装置,其特征在于,所述测试座包括固定基座(1)和盖板(2),所述固定基座(1)的上表面设有供待测微处理器芯片放置的容纳腔,所述盖板(2)与固定基座铰接。

4.如权利要求2所述的装置,其特征在于,所述测试底板为第二pcb基板,所述第二pcb基板的上表面设置与第一pcb基板上欧式连接器插头匹配的欧式连接器插座;

5.如权利要求4所述的装置,其特征在于,所述资源引出板为第三pcb基板,所述第三pcb基板上设置多个连接孔、与第二pcb基板上的连接孔一一对应,所述第三pcb基板与所述第二pc...

【专利技术属性】
技术研发人员:胡文懿陈小波
申请(专利权)人:北京中天星控科技开发有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1