【技术实现步骤摘要】
本申请涉及半导体，具体而言涉及一种超结mosfet及其制备方法。
技术介绍
1、超结mosfet(metal oxide semiconductor field effect transistor，金属氧化物半导体场效应晶体管)在传统平面vd-mosfet结构基础上，增加了p柱(pillar)，以改善纵向电场强度，降低导通电阻。
2、目前，常规的超结mosfet在形成p柱时，通常采用的方案是先在外延层中形成沟槽，然后在沟槽中形成整个p柱。其存在沟槽深宽比大，沟槽和p柱形成困难等工艺问题。
3、因此需要进行改进，以至少部分地解决上述问题。
技术实现思路
1、在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
2、为了至少部分地解决上述问题，根据本专利技术的第一方面，提供了一种超结mosfet的制备方法，其包括：
3、提供衬底，在所述衬底上方形成第一n型外延层；
4、在所述第一n型外延层中形成p柱的第一部分；
5、在所述第一n型外延层上方形成第二n型外延层；
6、在所述第二n型外延层中形成第一n型掺杂区和所述p柱的第二部分，其中，所述p柱的第二部分位于所述p柱的第一部分的上方且与所述p柱的第一部分连接；
7、在
8、示例性地，所述在所述第一n型外延层中形成p柱的第一部分，包括：
9、在所述第一n型外延层中形成第一沟槽；
10、在所述第一沟槽中形成所述p柱的第一部分。
11、示例性地，所述在所述第一n型外延层中形成第一沟槽，包括：
12、在所述第一n型外延层上形成图案化的硬掩模层；
13、以所述硬掩模层为掩模刻蚀所述第一n型外延层，以形成所述第一沟槽。
14、示例性地，所述在所述第一沟槽中形成所述p柱的第一部分，包括：
15、通过cvd工艺在所述第一沟槽中沉积p柱材料；
16、通过cmp工艺和/或刻蚀工艺去除所述硬掩模层和所述第一沟槽外的p柱材料。
17、示例性地，所述在所述第二n型外延层中形成第一n型掺杂区和所述p柱的第二部分，包括：
18、通过离子注入工艺和/或扩散工艺在所述第二n型外延层上部形成第一n型掺杂区；
19、在所述第二n型外延层中形成第二沟槽，其中，所述第二沟槽露出所述p柱的第一部分；
20、在所述第二沟槽中形成所述p柱的第二部分。
21、示例性地，所述在所述第二n型外延层中形成第一n型掺杂区和所述p柱的第二部分，包括：
22、在所述第二n型外延层中形成第二沟槽，其中，所述第二沟槽露出所述p柱的第一部分；
23、在所述第二沟槽中形成所述p柱的第二部分；
24、通过离子注入工艺和/或扩散工艺在所述第二n型外延层上部形成第一n型掺杂区。
25、示例性地，所述在所述第二n型外延层中形成第二沟槽，包括：
26、在所述第二n型外延层上形成图案化的第二硬掩模层；
27、以所述第二硬掩模层为掩模刻蚀所述第二n型外延层，以形成所述第二沟槽。
28、示例性地，所述在所述第二沟槽中形成所述p柱的第二部分，包括：
29、通过cvd工艺在所述第二沟槽中沉积p柱材料；
30、通过cmp工艺和/或刻蚀工艺去除所述第二硬掩模层和所述第二沟槽外的p柱材料。
31、示例性地，所述在所述p柱的第二部分的上部形成第一p型掺杂区，在所述第二n型外延层上方形成栅极结构，在所述第一p型掺杂区上部形成源区，包括：
32、通过离子注入工艺和/或扩散工艺在所述p柱的第二部分的上部形成第一p型掺杂区；
33、在所述第二n型外延层上方形成栅介质层；
34、在所述栅介质层上方形成栅极层；
35、在所述栅介质层和所述栅极层中形成第三沟槽，所述第三沟槽露出部分所述第一p型掺杂区；
36、通过离子注入工艺和/或扩散工艺在露出的所述第一p型掺杂区的上部形成第二n型掺杂区。
37、示例性地，所述在所述p柱的第二部分的上部形成第一p型掺杂区，在所述第二n型外延层上方形成栅极结构，在所述第一p型掺杂区上部形成源区，包括：
38、在所述第二n型外延层上方形成栅介质层；
39、在所述栅介质层上方形成栅极层；
40、在所述栅介质层和所述栅极层中形成第三沟槽，所述第三沟槽露出所述p柱的第二部分；
41、通过离子注入工艺和/或扩散工艺在所述p柱的第二部分的上部形成第一p型掺杂区；
42、通过离子注入工艺和/或扩散工艺在所述第一p型掺杂区的上部形成第二n型掺杂区。
43、示例性地，所述第一n型外延层的掺杂浓度小于所述第二n型外延层的掺杂浓度；
44、所述p柱的第一部分的掺杂浓度小于或等于所述p柱的第二部分的掺杂浓度。
45、根据本专利技术的第二方面，提供了一种超结mosfet，所述超结mosfet通过如上所述的制备方法制备。
46、根据本专利技术的超结mosfet及其制备方法，通过将p柱分成两部分，在两个外延层中分别形成，可以有效降低每次形成部分p柱的工艺难度，提升产品良率，且可以显著提高p柱整体的深宽比，进而可以显著降低超结mosfet的比导通电阻。
本文档来自技高网...【技术保护点】
1.一种超结MOSFET的制备方法，其特征在于，包括：
2.根据权利要求1所述的制备方法，其特征在于，
3.根据权利要求2所述的制备方法，其特征在于，
4.根据权利要求3所述的制备方法，其特征在于，
5.根据权利要求1所述的制备方法，其特征在于，
6.根据权利要求1所述的制备方法，其特征在于，
7.根据权利要求5或6所述的制备方法，其特征在于，
8.根据权利要求7所述的制备方法，其特征在于，
9.根据权利要求1所述的制备方法，其特征在于，
10.根据权利要求1所述的制备方法，其特征在于，
11.根据权利要求1所述的制备方法，其特征在于，
12.一种超结MOSFET，其特征在于，所述超结MOSFET通过如权利要求1-11中任一项所述的制备方法制备。
【技术特征摘要】
1.一种超结mosfet的制备方法，其特征在于，包括：
2.根据权利要求1所述的制备方法，其特征在于，
3.根据权利要求2所述的制备方法，其特征在于，
4.根据权利要求3所述的制备方法，其特征在于，
5.根据权利要求1所述的制备方法，其特征在于，
6.根据权利要求1所述的制备方法，其特征在于，
7.根据权利要求5或6所述...
【专利技术属性】
技术研发人员：葛艺祯，陈一，
申请(专利权)人：芯联先锋集成电路制造绍兴有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。