比较时钟产生电路及用于规避比较器亚稳态的方法技术

本申请涉及集成电路技术领域，公开一种比较时钟产生电路，包括：比较器，输入端接收输出电压信号，输出端输出逻辑信号；与门，输入端与比较器的输出端连接；延迟单元，输入端与门输出端连接，输出端与比较器的时钟信号输入端连接；以对与门输出信号进行延迟，产生比较器的时钟；带延迟的反相单元，输入端与延迟单元的输出端连接，输出端与与门的输入端连接；被配置为当比较器进入亚稳态时，延迟后输出第一逻辑信号；其中，第一逻辑信号为低电平信号。该电路以简单的电路结构，防止比较器长时间处于亚稳态。本申请还公开一种逐次逼近模数转换器及用于规避比较器亚稳态的方法。

【技术实现步骤摘要】

本申请涉及模拟集成电路，例如涉及一种比较时钟产生电路、逐次逼近模数转换器及用于规避比较器亚稳态的方法。

技术介绍

1、典型的异步比较时钟(如图1)控制方式为：在比较器时钟为逻辑0时，比较器正、负极输出端均输出逻辑1。在比较器时钟信号为逻辑1时，若比较器正极输入端电压大于比较器负极输入端电压，则比较器正极输出端输出逻辑1，比较器负极输出端输出逻辑0。若比较器正极输入端电压小于比较器负极输入端电压，比较器正极输出端输出逻辑0，比较器负极输出端输出逻辑1。

2、然而，在比较器正、负极输入端电压相差较小时，比较器有可能进入亚稳态。即比较器时钟输入逻辑1，比较器正负极输出端均输出1，比较器时钟长时间无法由逻辑1翻转至逻辑0。在应用于较高采样率的逐次逼近型模数转换器时，比较器的亚稳态会导致在规定量化时间内，逐次逼近模数转换器无法完成数据转换，进而输出错误的量化结果。

3、相关技术中公开一种亚稳态修正电路、逐次逼近型模数转换电路，通过引入与门、延迟线和触发器来检测修正比较器的亚稳态。

4、在实现本公开实施例的过程中，发现相关技术中至少本文档来自技高网...

【技术保护点】

1.一种比较时钟产生电路，其特征在于，包括：

2.根据权利要求1所述的电路，其特征在于，

3.根据权利要求2所述的电路，其特征在于，

4.根据权利要求1至3任一项所述的电路，其特征在于，带延迟的反相单元包括：

5.根据权利要求4所述的电路，其特征在于，

6.根据权利要求1所述的电路，其特征在于，延迟单元包括：

7.根据权利要求6所述的电路，其特征在于，延迟单元的延迟时长根据比较器时钟周期确定。

8.一种逐次逼近模数转换器，其特征在于，包括：如权利要求1至7任一项所述的比较时钟产生电路。

9.一...

【技术特征摘要】

1.一种比较时钟产生电路，其特征在于，包括：

2.根据权利要求1所述的电路，其特征在于，

3.根据权利要求2所述的电路，其特征在于，

4.根据权利要求1至3任一项所述的电路，其特征在于，带延迟的反相单元包括：

5.根据权利要求4所述的电路，其特征在于，

6.根据权利要求1所述的电路，其特征在于，延迟单元包括：

7.根据权利要求6所述的电路，其特征在于，延迟单元的延迟时长根据比较...

【专利技术属性】
技术研发人员：李跃峰，马治强，郭增良，
申请(专利权)人：紫光同芯微电子有限公司，
类型：发明
国别省市：