【技术实现步骤摘要】
本专利技术一般涉及数据传输测试，具体涉及一种基于复杂片内多种高速接口通信测试系统。
技术介绍
1、总线通信广泛应用于各种工业控制网络中，主要为了解决不同电子设备之间的通信问题，尤其体现在航空航天、汽车制造、航海、自动控制、过程工业等领域。目前，随着集成电路工艺的高速发展、大尺寸封装芯片在fpga裸芯片、dsp处理器以及ddr等存储器也在不断更新迭代、产品更新换代快、处理速度以及吞吐量在成倍级增速，fpga作为片内主控芯片更是通过多种接口与这些片内处理器以及寄存器和系统级应用模块进行多重交互。pcie总线是目前在各类计算机中大规模应用的一种高速串行局部总线，其主要功能是连接外部设备。作为传统pci的升级，pcie在兼容pci总线的同时，极大的提升了数据传输速率与效率，更有效的保证传输的可靠性。srio是一种面向嵌入式系统的高速串行互联总线，总线系统架构灵活，不局限与传统pc的树形架构，各个处理单元能够对等通信，数据传输速度快，带宽利用效率高，系统的拓扑结构更加灵活。但是，传统方法的桥接方式不仅价格昂贵而且功能实现较为单一，不仅增加了应用成本而且在使用过程中无法进行灵活拓展。因此，我们提出一种基于复杂片内多种高速接口通信测试系统用以解决上述问题。
技术实现思路
1、鉴于现有技术中的上述缺陷或不足，期望提供一种具备桥接功能，集成度高且成本低的基于复杂片内多种高速接口通信测试系统。
2、第一方面，本专利技术提供一种基于复杂片内多种高速接口通信测试系统，包括：
3、与
4、fpga芯片和dsp芯片，二者之间连接有桥接单元；所述桥接单元包括：
5、srio接口ip核模块，配置用于与相应的srio接口通信；
6、pcie总线ip核模块，配置用于与相应的pcie总线通信；
7、microblaze处理器模块，配置用于执行系统初始化配置以及数据传输的调度工作；
8、axi总线互连模块，配置用于将所述fpga芯片、所述dsp芯片以及所述microblaze处理器模块互联；
9、第一dma传输控制器模块，配置用于通过pcie总线将数据写入内存，以及，还配置用于在接收到相应的读请求时，发起dma读取操作，从pcie总线连接的设备内存的指定空间读取数据并打包发送到所述microblaze处理器模块；
10、第二dma传输控制器模块，配置用于主动发起数据请求，以及，还配置用于响应相应的数据请求。
11、根据本专利技术实施例提供的技术方案所述fpga芯片包括：
12、第一emif接口模块，配置用于对emif总线传输的指令进行读写控制；
13、第一srio接口模块，配置用于和srio接口进行协议配置以及数据读写控制；
14、第一pcie接口模块，配置用于和pcie接口进行协议配置以及数据读写控制。
15、根据本专利技术实施例提供的技术方案所述dsp芯片包括：
16、第二emif接口模块，配置用于对emif总线传输的指令进行读写控制；
17、第二srio接口模块，配置用于和srio接口进行协议配置以及数据读写控制；
18、第二pcie接口模块，配置用于和pcie接口进行协议配置以及数据读写控制。
19、根据本专利技术实施例提供的技术方案所述桥接单元还包括：
20、ddr存储模块，所述ddr存储模块与所述axi总线互连模块通信连接，所述ddr存储模块配置用于缓存所述fpga芯片和所述dsp芯片之间传输的批量数据。
21、根据本专利技术实施例提供的技术方案所述桥接单元还包括：
22、fmc模块，所述fmc模块与所述axi总线互连模块通信连接，所述fmc模块配置用于对所述fpga芯片和所述dsp芯片进行芯片外以及系统内的回环检测。
23、根据本专利技术实施例提供的技术方案所述桥接单元还包括：与所述microblaze处理器模块通信连接的microblaze中断控制器模块和microblaze断点测试模块；
24、所述microblaze中断控制器模块配置用于收集系统内各个模块产生的中断事件，并传输至所述microblaze处理器模块；
25、所述microblaze断点测试模块配置用于辅助所述microblaze处理器模块对系统工作进行调度。
26、根据本专利技术实施例提供的技术方案还包括：电源模块，所述电源模块与所述fpga芯片、所述dsp芯片电连接，所述电源模块配置用于为所述fpga芯片、所述dsp芯片供电。
27、根据本专利技术实施例提供的技术方案还包括：板级上电控制分压模块，所述板级上电控制分压模块与所述电源模块电连接，配置用于调整所述电源模块输出的电压。
28、根据本专利技术实施例提供的技术方案所述桥接单元还包括：
29、时钟模块，所述时钟模块与所述dsp芯片通信连接，所述时钟模块配置用于控制各个器件的运行时间。
30、综上所述，本专利技术公开一种基于复杂片内多种高速接口通信测试系统的具体结构。本专利技术在fpga芯片和dsp芯片设计桥接单元，该桥接单元包括：与fpga芯片和dsp芯片通信连接的srio接口ip核模块、pcie总线ip核模块、microblaze处理器模块、axi总线互连模块、第一dma传输控制器模块和第二dma传输控制器模块；其中，srio接口ip核模块，配置用于与相应的srio接口通信；pcie总线ip核模块，配置用于与相应的pcie总线通信；microblaze处理器模块，配置用于执行系统初始化配置以及数据传输的调度工作；axi总线互连模块，配置用于将fpga芯片、dsp芯片以及microblaze处理器模块互联；第一dma传输控制器模块，配置用于通过pcie总线将数据写入内存，以及，还配置用于在接收到相应的读请求时，发起dma读取操作，从pcie总线连接的设备内存的指定空间读取数据并打包发送到microblaze处理器模块；第二dma传输控制器模块，配置用于主动发起数据请求，以及，还配置用于响应相应的数据请求。
31、传统方法的桥接方式不仅价格昂贵而且功能实现较为单一，不仅增加了应用成本而且在使用过程中无法进行灵活拓展。而本专利技术利用桥接单元将fpga芯片和dsp芯片连接起来，即可以实现在两种总线之间的桥接功能，在满足应用速率的前提下能够具备更高的集成度，并且有效的控制成本。
本文档来自技高网...【技术保护点】
1.一种基于复杂片内多种高速接口通信测试系统，其特征在于，包括：
2.根据权利要求1所述的一种基于复杂片内多种高速接口通信测试系统，其特征在于，所述FPGA芯片(1)包括：
3.根据权利要求1所述的一种基于复杂片内多种高速接口通信测试系统，其特征在于，所述DSP芯片(2)包括：
4.根据权利要求1所述的一种基于复杂片内多种高速接口通信测试系统，其特征在于，所述桥接单元还包括：
5.根据权利要求1所述的一种基于复杂片内多种高速接口通信测试系统，其特征在于，所述桥接单元还包括：
6.根据权利要求1所述的一种基于复杂片内多种高速接口通信测试系统，其特征在于，所述桥接单元还包括：与所述Microblaze处理器模块(5)通信连接的Microblaze中断控制器模块(17)和Microblaze断点测试模块(18)；
7.根据权利要求1所述的一种基于复杂片内多种高速接口通信测试系统，其特征在于，还包括：电源模块(19)，所述电源模块(19)与所述FPGA芯片(1)、所述DSP芯片(2)电连接，所述电源模块(19)配置用
8.根据权利要求7所述的一种基于复杂片内多种高速接口通信测试系统，其特征在于，还包括：板级上电控制分压模块(20)，所述板级上电控制分压模块(20)与所述电源模块(19)电连接，配置用于调整所述电源模块(19)输出的电压。
9.根据权利要求1所述的一种基于复杂片内多种高速接口通信测试系统，其特征在于，所述桥接单元还包括：
...【技术特征摘要】
1.一种基于复杂片内多种高速接口通信测试系统，其特征在于，包括：
2.根据权利要求1所述的一种基于复杂片内多种高速接口通信测试系统，其特征在于，所述fpga芯片(1)包括：
3.根据权利要求1所述的一种基于复杂片内多种高速接口通信测试系统，其特征在于，所述dsp芯片(2)包括：
4.根据权利要求1所述的一种基于复杂片内多种高速接口通信测试系统，其特征在于，所述桥接单元还包括：
5.根据权利要求1所述的一种基于复杂片内多种高速接口通信测试系统，其特征在于，所述桥接单元还包括：
6.根据权利要求1所述的一种基于复杂片内多种高速接口通信测试系统，其特征在于，所述桥接单元还包括：与所述microblaze处理器模块(5)通信连接的micr...
【专利技术属性】
技术研发人员：梁宇宸，
申请(专利权)人：天津津航计算技术研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。