【技术实现步骤摘要】
本专利技术构思涉及集成电路器件，并且更具体地，涉及数字锁相环和操作数字锁相环的方法。
技术介绍
1、锁相环(pll)可生成相位固定的时钟信号。例如，时钟信号可用于从发送器发送数据或者在接收器中恢复数据。pll可被分类为模拟pll或数字pll。数字pll可被实现为占用小于模拟pll的面积的面积，并且可相对容易地重新配置。随着高速接口(诸如，外围组件互连快速(pcie))接口)的发展，对具有低抖动的数字pll的需求增加了。
技术实现思路
1、专利技术构思涉及具有相对低的抖动特性的数字锁相环(pll)，该相对低的抖动特性通过数字环路滤波器的可调增益和可调占空比特性而被提供。
2、根据专利技术构思的一个方面，提供了一种数字锁相环，所述数字锁相环包括：(i)数控振荡器(dco)，被配置为：生成具有基于频率控制信号可调节的频率的振荡信号，(ii)分频器，被配置为：响应于对所述振荡信号的频率进行分频而生成反馈信号，(iii)时间-数字转换器(tdc)，被配置为：检测参考信号与反馈信号之间的相...
【技术保护点】
1.一种数字锁相环，包括：
2.根据权利要求1所述的数字锁相环，其中，数字环路滤波器电路包括：
3.根据权利要求2所述的数字锁相环，
4.根据权利要求3所述的数字锁相环，其中，数字环路滤波器电路还包括：
5.根据权利要求4所述的数字锁相环，其中，增益/占空比控制电路被配置为：当数字环路滤波器处于活动模式时，控制复用器输出相加信号。
6.根据权利要求4所述的数字锁相环，其中，增益/占空比控制电路被配置为：当数字环路滤波器处于非活动模式时，控制复用器输出延迟的第二中间信号。
7.根据权利要求4所述的数...
【技术特征摘要】
1.一种数字锁相环，包括：
2.根据权利要求1所述的数字锁相环，其中，数字环路滤波器电路包括：
3.根据权利要求2所述的数字锁相环，
4.根据权利要求3所述的数字锁相环，其中，数字环路滤波器电路还包括：
5.根据权利要求4所述的数字锁相环，其中，增益/占空比控制电路被配置为：当数字环路滤波器处于活动模式时，控制复用器输出相加信号。
6.根据权利要求4所述的数字锁相环，其中，增益/占空比控制电路被配置为：当数字环路滤波器处于非活动模式时，控制复用器输出延迟的第二中间信号。
7.根据权利要求4所述的数字锁相环，其中，增益/占空比控制电路被配置为：控制数字环路滤波器的增益和占空比中的至少一个，以减少所述振荡信号的均方根抖动。
8.根据权利要求4所述的数字锁相环，其中，增益/占空比控制电路被配置为：基于所述误差信号的自相关来控制数字环路滤波器的增益和占空比中的至少一个。
9.根据权利要求4所述的数字锁相环，其中，增益/占空比控制电路包括计数器，计数器被配置为：对所述振荡信号的脉冲数量进行计数；并且其中，增益/占空比控制电路被配置为：基于所述振荡信号的脉冲数量来控制数字环路滤波器的占空比。
10.一种数字锁相环，包括：
11.根据权利要求10所述的数字锁相环，其中，增益控制电路被配置为：控制数...
【专利技术属性】
技术研发人员：李镕善，朴宰佑，郭明保，郑振旭，崔桢焕，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。