【技术实现步骤摘要】
【国外来华专利技术】
技术介绍
1、计算机系统利用各种外围部件以用于不同的输入/输出和通信功能。片上系统(soc)将数据处理电路诸如中央处理单元(cpu)核心和图形处理单元(gpu)与外围控制器和存储器接口组合在单个集成电路芯片上，并且非常适合于便携式电池供电的操作。例如，soc可结合显示控制器、图像信号处理器(isp)以及soc上的其他外围控制器，以使得能够向计算机系统输入信息以及从计算机系统输出信息。在此类大型且复杂的soc中，设备通常通过大型片上路由电路或″数据织构″路由访问来在资源诸如存储器之间传送数据。
2、典型soc上的电路的多样性给实现节电模式带来了问题。许多外围控制器实时操作并且是等时的，从而需要一定量的带宽来在特定时间段内共享存储器资源。该要求阻碍了全芯片低功率状态的实现。例如，当cpu核心和gpu空闲时，外围控制器可能仍然活动并且接收其可存储在缓冲器中的数据，但必须在缓冲器填满之前将数据发送到存储器。
3、另一方面，cpu和gpu倾向于具有由空闲时段隔开的高活动时段。当预期空闲周期短时，数据织构、存储器控制器和存储器通常保持活动，使得它们可快速地服务于来自外围控制器的请求以传送更多数据。
技术实现思路
【技术保护点】
1.一种数据处理器，包括：
2.根据权利要求1所述的数据处理器，其中所述数据织构还包括：
3.根据权利要求2所述的数据处理器，其中所述一致性从控制器能够操作为阻止依赖于所述初始化状态期间的所阻止可高速缓存一致性请求的请求。
4.根据权利要求2所述的数据处理器，其中所述一致性从控制器能够操作为在所述初始化状态期间致使将来自并非探针过滤器客户端的请求方的一致性请求分类为高速缓存未命中并且履行所述一致性请求。
5.根据权利要求1所述的数据处理器，其中所述功率管理控制器响应于作为探针过滤器客户端的所述请求方中的至少一个请求方离开其非操作功率状态并进入初始化状态，致使所述探针过滤器进入其初始化状态。
6.根据权利要求1所述的数据处理器，其中作为探针过滤器客户端的所述请求方包括中央处理单元(CPU)核心。
7.根据权利要求6所述的数据处理器，还包括：并非探针过滤器客户端的请求方，所述请求方包括以下项中的一者或多者：图形处理单元(GPU)核心、神经处理单元(NPU)核心和输入/输出(I/O)接口控制器。
8.一
9.根据权利要求8所述的方法，还包括：在所述探针过滤器初始化状态期间阻止来自所述数据织构上的作为探针过滤器客户端的所述请求方的可高速缓存一致性请求。
10.根据权利要求8所述的方法，还包括：阻止依赖于所述探针过滤器初始化状态期间所述数据织构上的所阻止可高速缓存一致性请求的请求。
11.根据权利要求8所述的方法，还包括：在所述初始化状态期间，将来自所述数据织构上的并非探针过滤器客户端的请求方的一致性请求作为高速缓存未命中来履行。
12.根据权利要求11所述的方法，其中并非探针过滤器客户端的所述请求方包括以下项中的一者或多者：图形处理单元(GPU)核心、神经处理单元(NPU)核心和输入/输出(I/O)接口控制器。
13.根据权利要求8所述的方法，还包括：在所述探针过滤器初始化状态期间，将来自作为探针过滤器客户端的所述请求方的不可高速缓存一致性请求作为高速缓存未命中来履行。
14.根据权利要求8所述的方法，其中作为探针过滤器客户端的所述请求方包括中央处理单元(CPU)核心。
15.一种用于在多个请求方和多个响应方之间路由请求的数据织构电路，所述数据织构电路包括：
16.根据权利要求15所述的数据织构电路，还包括：
17.根据权利要求16所述的数据织构电路，其中所述一致性从控制器能够操作为阻止依赖于所述初始化状态期间的所阻止可高速缓存一致性请求的请求。
18.根据权利要求16所述的数据织构电路，其中所述一致性从控制器能够操作为在所述初始化状态期间致使将来自第二请求方的一致性请求分类为高速缓存未命中并且履行所述一致性请求。
19.根据权利要求15所述的数据织构电路，其中所述第一组请求方包括中央处理单元(CPU)核心。
20.根据权利要求19所述的数据织构电路，还包括：并非探针过滤器客户端的第二组一个或多个请求方，所述第二组一个或多个请求方包括以下项中的一者或多者：图形处理单元(GPU)核心、神经处理单元(NPU)核心和输入/输出(I/O)接口控制器。
...【技术特征摘要】
【国外来华专利技术】
1.一种数据处理器，包括：
2.根据权利要求1所述的数据处理器，其中所述数据织构还包括：
3.根据权利要求2所述的数据处理器，其中所述一致性从控制器能够操作为阻止依赖于所述初始化状态期间的所阻止可高速缓存一致性请求的请求。
4.根据权利要求2所述的数据处理器，其中所述一致性从控制器能够操作为在所述初始化状态期间致使将来自并非探针过滤器客户端的请求方的一致性请求分类为高速缓存未命中并且履行所述一致性请求。
5.根据权利要求1所述的数据处理器，其中所述功率管理控制器响应于作为探针过滤器客户端的所述请求方中的至少一个请求方离开其非操作功率状态并进入初始化状态，致使所述探针过滤器进入其初始化状态。
6.根据权利要求1所述的数据处理器，其中作为探针过滤器客户端的所述请求方包括中央处理单元(cpu)核心。
7.根据权利要求6所述的数据处理器，还包括：并非探针过滤器客户端的请求方，所述请求方包括以下项中的一者或多者：图形处理单元(gpu)核心、神经处理单元(npu)核心和输入/输出(i/o)接口控制器。
8.一种方法，包括：
9.根据权利要求8所述的方法，还包括：在所述探针过滤器初始化状态期间阻止来自所述数据织构上的作为探针过滤器客户端的所述请求方的可高速缓存一致性请求。
10.根据权利要求8所述的方法，还包括：阻止依赖于所述探针过滤器初始化状态期间所述数据织构上的所阻止可高速缓存一致性请求的请求。
11.根据权利要求8所述的方法，还包括：在所述初始化状态期间，将来自所述数据织构上的并...
【专利技术属性】
技术研发人员：本杰明·特西恩，阿米特·P·阿普特，
申请(专利权)人：超威半导体公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。