一种异构集成的2T0C-DRAM存储单元和制备方法技术

本发明专利技术提供一种异构集成的2T0C‑DRAM存储单元和制备方法，属于动态随机存取存储器领域。包括上下堆叠的双栅读晶体管和写晶体管，两个沟道层均为U型，U型沟道层覆盖在栅极的三个面，大大增加竖直方向上的宽度，因此，单位面积的沟道宽度更高，将晶体管的沟道压缩到更小的面积内，进而提高存储密度；大大增加栅极与绝缘层的接触面面积，能更精确地调控沟道的状态，降低尺寸缩放导致晶体管不正常工作的风险；整个存储单元周围填充绝缘介质层，能保证阵列中各单元的独立性。此外，两个晶体管在水平方向上的投影不完全错开，能够显著减少存储单元的平面面积，提升存储的密度，并且不会增加存储单元内部的电连接复杂度，降低存储节点漏电量，从而延长数据保存时间。

【技术实现步骤摘要】

本专利技术属于动态随机存取存储器领域，更具体地，涉及一种异构集成的2t0c-dram存储单元和制备方法。

技术介绍

1、动态随机存取存储器(dram)是一种易失性的、基于电容的、破坏性读取形式的存储器。经过十余年的发展，dram已经成为存储器市场最大的细分领域，占据了一半以上的存储器市场。长期以来，dram存储单元由单个晶体管和单个电容器制成，即1t1c(1transistor1capacitor)-dram的架构设计。这种存储单元在写入时打开晶体管，电荷被推入电容器(即高电压，记为状态1)或从电容器移除(即低电压，记为状态0)；这种系统速度很快，功耗很小，并且价格便宜。但是随着存储器朝着向高容量和高密度的发展，电容的数量急剧提高，且器件尺寸大幅下降，这些变化不仅会导致工艺流程十分复杂，还会增加漏电的风险。因此2t0c(2transistor-0capacitor)-dram架构的研究备受关注。

2、在2t0c-dram架构中，存储器件的存储单元由两个晶体管组成，其中，一个晶体管负责读取操作，另一个晶体管负责写入操作；这样的结构不包含电容。这种本文档来自技高网...

【技术保护点】

1.一种异构集成的2T0C-DRAM存储单元，其特征在于，包括依次堆叠的第一部分、第三部分和第二部分；

2.如权利要求1所述的存储单元，其特征在于，所述第一U型沟道层包括：第一U型栅介质层、第一U型半导体薄膜层和第三栅介质层，其中，第一U型栅介质层包裹第一栅极的三个面，第一U型半导体薄膜层包裹第一U型栅介质层的表面构成双层结构，双层结构和第三栅极之间设有第三栅介质层。

3.如权利要求1或2所述的存储单元，其特征在于，所述第二U型沟道层包括：第二U型栅介质层和第二U型半导体薄膜层，其中，第二U型栅介质层包裹第二栅极的三个面，第二U型半导体薄膜层包裹第二U型栅介质层的...

【技术特征摘要】

1.一种异构集成的2t0c-dram存储单元，其特征在于，包括依次堆叠的第一部分、第三部分和第二部分；

2.如权利要求1所述的存储单元，其特征在于，所述第一u型沟道层包括：第一u型栅介质层、第一u型半导体薄膜层和第三栅介质层，其中，第一u型栅介质层包裹第一栅极的三个面，第一u型半导体薄膜层包裹第一u型栅介质层的表面构成双层结构，双层结构和第三栅极之间设有第三栅介质层。

3.如权利要求1或2所述的存储单元，其特征在于，所述第二u型沟道层包括：第二u型栅介质层和第二u型半导体薄膜层，其中，第二u型栅介质层包裹第二栅极的三个面，第二u型半导体薄膜层包裹第二u型栅介质层的表面构成双层结构。

4.如权利要求3所述的存储单元，其特征在于，所有栅介质层的厚度相同，所有半导体薄膜层的厚度相同。

5.如权利要求...

【专利技术属性】
技术研发人员：李毅达，许瑞琦，林龙扬，
申请(专利权)人：深圳市存厚科技有限公司，
类型：发明
国别省市：