【技术实现步骤摘要】
本专利技术属于半导体器件，特别涉及一种氧化镓mosfet器件，即金属氧化物半导体场效应晶体管，可用于功率器件和开关器件。
技术介绍
1、相比于sic、gan半导体材料，β-ga2o3有诸多得天独厚的优势。β-ga2o3的禁带宽度为4.8-4.9ev，理论击穿场强可高达8mv/cm，其数值是sic和gan理论极限的两倍以上，巴利加优值更是远远高于其他半导体材料。另外，高质量的单晶β-ga2o3可以通过熔融法进行大规模生产，包括光浮区法、导模法、提拉法和垂直布里奇曼法，这将大大减少未来材料的成本。并且β-ga2o3可以在1×1015-1×1020cm-3的超宽范围内实现精确的电子浓度调控。为了充分利用β-ga2o3材料，垂直器件占据了主流地位，因为它们可以获得更高的功率密度芯片。此外提高垂直mosfet的击穿电压并不需要牺牲芯片面积，因为击穿电压与漂移层的厚度成正比。然而，p型掺杂技术的缺乏限制了双极功率器件的发展，导致对β-ga2o3垂直晶体管的研究很少，需要更多的努力来实现高性能的增强模式晶体管。
2、早期的垂直β-ga2o3场效应管可分为鳍型晶体管finfet和电流孔径垂直垫子晶体管cavet。近期，基于n离子注入的u型栅极沟槽mosfet已经被制备出来，在此结构中，从源极到漂移层刻蚀沟槽，并在侧壁上生长栅极氧化物，然后填充适当的导电材料。施加栅极电压后，电流沿着沟槽侧壁的沟道流动。
3、yongjian ma等人在ieee electron device letters,vol.44,no.3,pp.
技术实现思路
1、本专利技术的目的是在于针对上述现有技术的不足，提出一种屏蔽栅氧化镓mosfet器件及其制作方法，以提高器件的耐压能力和可靠性，保证器件的导通性能不受影响。
2、为实现上述目的，本专利技术的技术方案如下：
3、1.一种屏蔽栅氧化镓mosfet器件，自下而上包括：漏极、ga2o3衬底、ga2o3外延层、注入有受主离子的ga2o3层、高掺杂n型ga2o3层，该高掺杂n型ga2o3层的中间设有沟槽，沟槽内壁上设有绝缘栅介质层，该绝缘栅介质层上设有栅极，该高掺杂n型ga2o3层的两端设有源极，其特征在于，沟槽内壁与绝缘栅介质层之间设有氧化层，该氧化层内包裹有多晶硅层，以形成屏蔽栅，降低沟槽底部的电场强度。
4、进一步，所述氧化层，采用sio2材料，厚度为200nm-500nm；所述多晶硅层，采用t型形状，厚度为1.5um-2.5um。
5、进一步，所述沟槽的方向自高掺杂n型ga2o3层的表面向下，其底部抵至所述ga2o3外延层中，深度为4um-6um。
6、进一步，所述ga2o3衬底采用掺有sn或si的高掺n+β-ga2o3材料，掺杂浓度为1×1018-5×1019cm-3，厚度为300-600nm；所述ga2o3外延层采用掺有sn或si的低掺n-β-ga2o3材料，掺杂浓度为5×1015-1×1017cm-3，厚度为6-10um。
7、进一步，所述注入有受主离子的ga2o3层采用掺有n或mg的高阻层β-ga2o3材料，其掺杂浓度为1×1018-5×1018个/cm3，厚度为400-800nm；所述高掺杂n型ga2o3层采用掺有sn或si的高掺n+β-ga2o3材料，掺杂浓度为1×1019-5×1019cm-3，厚度为100-200nm。所述绝缘栅介质层采用al2o3材料，厚度为20-60nm。
8、2.一种屏蔽栅氧化镓mosfet器件的制造方法，其特征在于，包括如下步骤：
9、s1)利用mbe工艺，在ga2o3衬底层上沉积厚度为6-10um的β-ga2o3材料，形成ga2o3外延层；
10、s2)利用mocvd与离子注入工艺，在ga2o3外延层上沉积厚度为400-800nm的β-ga2o3材料，形成注入有受主离子的ga2o3层；
11、s3)利用mocvd工艺，在注入有受主离子的ga2o3层上沉积厚度为300-600nm的β-ga2o3材料，形成高掺杂n型ga2o3层；
12、s4)利用rie与mocvd工艺，在所述高掺杂n型ga2o3层表面刻蚀出沟槽，所述沟槽底部抵至所述ga2o3外延层中,深度为4um-6um；之后在所述沟槽内沉积厚度为200nm-500nm的氧化层，使其覆盖沟槽的底部和侧壁；
13、s5)利用rie和mocvd工艺，在所述沟槽内使用牺牲层，将侧壁上的氧化层刻蚀至沟槽下部2um-3um处，之后在沟槽内第二次沉积厚度为100nm-300nm的氧化层；
14、s6)利用rie和mocvd工艺，在第二次沉积氧化层后的沟槽下端沉积厚度为1.5um-2.5um的t型多晶硅层，再在该多晶硅层的表面沉积氧化层，以将晶硅层包裹在氧化层内，之后刻蚀氧化层使所其顶表面低于ga2o3外延层的上表面；
15、s7)利用ald工艺，在所述沟槽内壁及所述高掺杂n型ga2o3层上沉积厚度为20-60nm的al2o3，形成绝缘栅介质层；
16、s8)利用e-beam与剥离工艺，在绝缘栅介质层上沉积20-60nm/120-250nm的ni/au后，再放入丙酮溶液进行剥离，形成栅极；
17、s9)利用e-beam工艺，在所述高掺杂n型ga2o3层的两端上沉积20-60nm/120-250nm的ti/au后，再在300-550℃的n2气氛下进行1-3min退火，形成源极；
18、s10)利用e-beam工艺，在所述ga2o3衬底背面沉积20-60nm/120-250nm的ti/au后，再在300-550℃的n2气氛下进行1-3min退火，形成漏极，完成器件制作。
19、本专利技术具有如下优点：
20、1.本专利技术由于在沟槽内设有屏蔽栅结构，使器件的漂移区由一维耗尽调节为二维耗尽，器件漂移区电场分布从传统平行平面结的三角形分布调节为近似矩形布，从而可在器件体内形成两个尖峰电场，极大提高了器件的反向耐压。同时由于沟槽内的屏蔽栅结构可使得栅电极和漏电极的交叠面积大幅减小，优化器件的栅漏本文档来自技高网...
【技术保护点】
1.一种屏蔽栅氧化镓MOSFET器件，自下而上包括：漏极(1)、Ga2O3衬底(2)、Ga2O3外延层(3)、注入有受主离子的Ga2O3层(4)、高掺杂n型Ga2O3层(5)，该高掺杂n型Ga2O3层的中间设有沟槽，沟槽内壁上设有绝缘栅介质层(8)，该绝缘栅介质层(8)上设有栅极(9)，该高掺杂n型Ga2O3层(5)的两端设有源极(10)，其特征在于，沟槽内壁与绝缘栅介质层(8)之间设有氧化层(6)，该氧化层内包裹有多晶硅层(7)，以形成屏蔽栅，降低沟槽底部的电场强度。
2.根据权利要求1所述的器件，其特征在于：
3.根据权利要求1所述的器件，其特征在于：
4.根据权利要求1所述的器件，其特征在于：
5.一种屏蔽栅氧化镓MOSFET器件的制造方法，其特征在于，包括如下步骤：
6.根据权利要求5所述的方法，其特征在于，步骤S1)中的MBE工艺，其条件如下：
7.根据权利要求5所述的方法，其特征在于，步骤S2)和步骤S3)中的MOCVD工艺，其条件参数如下：
8.根据权利要求5所述的方法，其特征在于，
9.根据权利要求5所述的方法，其特征在于，步骤S7)中的ALD工艺，其条件如下：
10.根据权利要求5所述的方法，其特征在于，步骤S8)、步骤S9)和步骤S10)中的E-Beam工艺，其条件如下：
...【技术特征摘要】
1.一种屏蔽栅氧化镓mosfet器件，自下而上包括：漏极(1)、ga2o3衬底(2)、ga2o3外延层(3)、注入有受主离子的ga2o3层(4)、高掺杂n型ga2o3层(5)，该高掺杂n型ga2o3层的中间设有沟槽，沟槽内壁上设有绝缘栅介质层(8)，该绝缘栅介质层(8)上设有栅极(9)，该高掺杂n型ga2o3层(5)的两端设有源极(10)，其特征在于，沟槽内壁与绝缘栅介质层(8)之间设有氧化层(6)，该氧化层内包裹有多晶硅层(7)，以形成屏蔽栅，降低沟槽底部的电场强度。
2.根据权利要求1所述的器件，其特征在于：
3.根据权利要求1所述的器件，其特征在于：
4.根据权利要求1所述的器件，其特征在于：...
【专利技术属性】
技术研发人员：冯倩，罗子翔，王文涛，蔡云匆，武文凯，刘民伟，张进成，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。