【技术实现步骤摘要】
本专利技术涉及puf电路，尤其是涉及一种sram和反相器结合的可重构puf电路。
技术介绍
1、物联网(internet of things,iot)是通过信息传感设备把物品与互联网相连接，进行信息交换和通信，以实现对物品的智能化识别、定位、跟踪、监控和管理的一种网络。它不仅使日常生活变得更加智能，而且促进了工业的发展。然而，随着物联网接入智能设备的增加，安全和隐私方面的挑战日益严峻。此外，由于物联网的内存、cpu、功耗等资源都严重受限，提供安全且轻量的密钥存储方案尤为重要。
2、物理不可克隆函数(physical unclonable function,puf)作为一种芯片指纹，利用芯片制造过程中的工艺变化产生独一无二的身份标识。因此，puf可以有效用于芯片防伪、密钥生成等领域。
3、guajardo等在文献“guajardo j,kumar s s,schrijen g j,etal.fpgaintrinsic pufs and their use for ip protection[c].cryptographichardware and embedded systems-ches,2007:63-80.”中提出了一种sram puf，该srampuf利用sram上电的初始状态来获取puf响应。该sram puf内存在交叉耦合结构的晶体管失配，两个输出节点电压相互竞争，使得其中一个输出节点被拉高，另一个输出节点被拉低，从而产生puf响应。然而，交叉耦合结构在放大工艺偏差的同时也会放大噪声，从而导致该
技术实现思路
1、本专利技术所要解决的技术问题是提供一种具有高可靠性的sram和反相器结合的可重构puf电路。
2、本专利技术解决上述技术问题所采用的技术方案为：一种sram和反相器结合的可重构puf电路，包括2m×n个puf单元、时序控制模块、行选择模块、n个放大模块、n条第一位线和n条第二位线，m为大于等于1的整数，n为大于等于1的整数，所述的行选择模块具有使能端、m个输入端、2m个第一输出端和2m个第二输出端，所述的行选择模块的m个输入端用于接入m位行选择信号，所述的行选择模块用于将m位行选择信号转换为2m位行地址信号以及2m位行初始化信号，并将2m位行地址信号通过其2m个第一输出端输出，2m位行初始化信号通过其2m个第二输出端输出，2m位行地址信号和2m位行初始化信号均为二进制数据，2m位行地址信号中只有一位数据为1，其它位数据均为0，2m位行初始化信号中只有一位数据为0，其它位数据均为1，2m位行地址信号的第k位数据通过所述的行选择模块的第k个第一输出端输出，2m位行初始化信号的第k位数据通过所述的行选择模块的第k个第二输出端输出，2m位行地址信号的第k位数据与2m位行初始化信号的第k位数据不相同，k＝1，2，…，2m；每个所述的放大模块均具有使能端、第一输入端、第二输入端和输出端；所述的时序控制模块具有第一控制端和第二控制端，所述的时序控制模块用于产生控制所述的行选择模块和n个放大模块时序匹配的两路使能信号，其中第一路使能信号通过其第一控制端输出，第二路使能信号通过其第二控制端输出；2m×n个puf单元按照2m行n列分布形成puf阵列；每个puf单元均具有电源端、第一输入端、第二输入端、第三输入端、第一输出端和第二输出端；所述的时序控制模块的第一控制端和所述的行选择模块的使能端连接，所述的时序控制模块的第二控制端和n个放大模块的使能端连接，所述的行选择模块的第k个第一输出端与所述的puf阵列中第k行的n个puf单元的第一输入端连接，所述的行选择模块的第k个第二输出端与所述的puf阵列中第k行的n个puf单元的第二输入端连接，所述的puf阵列中第j列的2m个puf单元的第一输出端均与第j条第一位线连接，第j条第一位线和第j个放大模块的第一输入端连接，所述的puf阵列中第j列的2m个puf单元的第二输出端均与第j条第二位线连接，第j条第二位线和第j个放大模块的第二输入端连接，j＝1，2，…，n，当所述的puf阵列中某一行n个puf单元的第一输入端接入的数据为1，且第二输入端接入的数据为0时，该行n个puf单元进入工作状态，该行每个puf单元的第一输出端和第二输出端分别产生电压信号输出，其它行所有puf单元进入休眠状态，第一输出端和第二输出端无电压信号输出，每个所述的puf单元均包括第一pmos管、第二pmos管、第一nmos管、第二nmos管、第三nmos管、第四nmos管、第五nmos管、第六nmos管和第七nmos管，所述的第一pmos管的源极和所述的第二pmos管的源极连接且其连接端为所述的puf单元的电源端，所述的第一pmos管的栅极、所述的第二pmos管的漏极、所述的第六nmos管的漏极、所述的第四nmos管的源极、所述的第二nmos管的栅极、所述的第一nmos管的漏极和所述的第三nmos管的漏极连接，所述的第一pmos管的漏极、所述的第二pmos管的栅极、所述的第五nmos管的源极、所述的第二nmos管的漏极、所述的第七nmos管的漏极、所述的第四nmos管的漏极和所述的第三nmos管的栅极连接，所述的第一nmos管的栅极和所述的第七nmos管的栅极连接，且其连接端为所述的puf单元的第二输入端，所述的第一nmos管的源极、所述的第三nmos管的源极、所述的第二nmos管的源极和所述的第七nmos管的源极均接地，所述的第四nmos管的栅极为所述的puf单元的第三输入端，所述的第五nmos管的栅极和所述的第六nmos管的栅极连接，且其连接端为所述的puf单元的第一输入端，所述的第五nmos管的漏极为所述的puf单元的第一输出端，所述的第六nmos管的源极为所述的puf单元的第二输出端，所述的可重构puf电路还包括比特配置电路和偏置电路，所述的比特配置电路具有n个输出端，所述的比特配置电路的第j个输出端与所述的puf阵列中第j列的2m个puf单元的第三输入端连接，所述的比特配置电路用于产生n位二进制配置信号，其中n位二进制配置信号的第j位通过其第j个输出端输出，当n位二本文档来自技高网...
【技术保护点】
1.一种SRAM和反相器结合的可重构PUF电路，包括2m×n个PUF单元、时序控制模块、行选择模块、n个放大模块、n条第一位线和n条第二位线，m为大于等于1的整数，n为大于等于1的整数，所述的行选择模块具有使能端、m个输入端、2m个第一输出端和2m个第二输出端，所述的行选择模块的m个输入端用于接入m位行选择信号，所述的行选择模块用于将m位行选择信号转换为2m位行地址信号以及2m位行初始化信号，并将2m位行地址信号通过其2m个第一输出端输出，2m位行初始化信号通过其2m个第二输出端输出，2m位行地址信号和2m位行初始化信号均为二进制数据，2m位行地址信号中只有一位数据为1，其它位数据均为0，2m位行初始化信号中只有一位数据为0，其它位数据均为1，2m位行地址信号的第k位数据通过所述的行选择模块的第k个第一输出端输出，2m位行初始化信号的第k位数据通过所述的行选择模块的第k个第二输出端输出，2m位行地址信号的第k位数据与2m位行初始化信号的第k位数据不相同，k＝1，2，…，2m；每个所述的放大模块均具有使能端、第一输入端、第二输入端和输出端；所述的时序控制模块具有第一控制端和第二控制
【技术特征摘要】
1.一种sram和反相器结合的可重构puf电路，包括2m×n个puf单元、时序控制模块、行选择模块、n个放大模块、n条第一位线和n条第二位线，m为大于等于1的整数，n为大于等于1的整数，所述的行选择模块具有使能端、m个输入端、2m个第一输出端和2m个第二输出端，所述的行选择模块的m个输入端用于接入m位行选择信号，所述的行选择模块用于将m位行选择信号转换为2m位行地址信号以及2m位行初始化信号，并将2m位行地址信号通过其2m个第一输出端输出，2m位行初始化信号通过其2m个第二输出端输出，2m位行地址信号和2m位行初始化信号均为二进制数据，2m位行地址信号中只有一位数据为1，其它位数据均为0，2m位行初始化信号中只有一位数据为0，其它位数据均为1，2m位行地址信号的第k位数据通过所述的行选择模块的第k个第一输出端输出，2m位行初始化信号的第k位数据通过所述的行选择模块的第k个第二输出端输出，2m位行地址信号的第k位数据与2m位行初始化信号的第k位数据不相同，k＝1，2，…，2m；每个所述的放大模块均具有使能端、第一输入端、第二输入端和输出端；所述的时序控制模块具有第一控制端和第二控制端，所述的时序控制模块用于产生控制所述的行选择模块和n个放大模块时序匹配的两路使能信号，其中第一路使能信号通过其第一控制端输出，第二路使能信号通过其第二控制端输出；2m×n个puf单元按照2m行n列分布形成puf阵列；每个puf单元均具有电源端、第一输入端、第二输入端、第三输入端、第一输出端和第二输出端；所述的时序控制模块的第一控制端和所述的行选择模块的使能端连接，所述的时序控制模块的第二控制端和n个放大模块的使能端连接，所述的行选择模块的第k个第一输出端与所述的puf阵列中第k行的n个puf单元的第一输入端连接，所述的行选择模块的第k个第二输出端与所述的puf阵列中第k行的n个puf单元的第二输入端连接，所述的puf阵列中第j列的2m个puf单元的第一输出端均与第j条第一位线连接，第j条第一位线和第j个放大模块的第一输入端连接，所述的puf阵列中第j列的2m个puf单元的第二输出端均与第j条第二位线连接，第j条第二位线和第j个放大模块的第二输入端连接，j＝1，2，…，n，当所述的puf阵列中某一行n个puf单元的第一输入端接入的数据为1，且第二输入端接入的数据为0时，该行n个puf单元进入工作状态，该行每个puf单元的第一输出端和第二输出端分别产生电压信号输出，其它行所有puf单元进入休眠状态，第一输出端和第二输出端无电压信号输出，其特征在于每个所述的puf单元均包括第一pmos管、第二pmos管、第一nmos管、第二nmos管、第三nmos管、第四nmos管、第五nmos管、第六nmos管和第七nmos管，所述的第一pmos管的源极和所述的第二pmos管的源极连接且其连接端为所述的puf单元的电源端，所述的第一pmos管的栅极、所述的第二pmos管的漏极、所述的第六nmos管的漏极、所述的第四nmos管的源极、所述的第二nmos管的栅极、所述的第一nmos管的漏极和所述的第三nmos管的漏极连接，所述的第一pmos管的漏极、所述的第二pmos管的栅极、所述的第五nmos管的源极、所述的第二nmos管的漏极、所述的第七nmos管的漏极、所述的第四nmos管的漏极和所述的第三nmos管的栅极连接，所述的第一nmos管的栅极和所述的第七nmos管的栅极连接，且其连接端为所述的puf单元的第二输入端，所述的第一nmos管的源极、所述的第三nmos管的源极、所述的第二nmos管的源极和所述的第七nmos管的源极均接地，所述的第四nmos管的栅极为所述的puf单元的第三输入端，所述的第五nmos管的栅极和所述的第六nmos管的栅极连接，且其连接端为所述的puf单元的第一输入端，所述的第五nmos管的漏极为所述的puf单元的第一输出端，所述的第六nmos管...
【专利技术属性】
技术研发人员：汪鹏君，倪力，叶浩，徐睿泽，李刚，
申请(专利权)人：温州大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。