信号产生电路制造技术

本发明专利技术提供一种信号产生电路以及信号产生方法。信号产生电路包含：第一同步电路，经配置以接收信标信号与时钟信号，并同步信标信号与时钟信号的第一信号缘以产生第一同步信号；除频元件，经配置以接收时钟信号并对时钟信号进行除频运算以产生一除频信号，其中除频信号的工作周期为50％；第二同步电路，经配置以接收第一同步信号与除频信号，并同步第一同步信号与除频信号的第二信号缘以产生第二同步信号；以及合成电路，经配置以接收第二同步信号与除频信号，并对第二同步信号与除频信号进行及运算以输出该些完整周期信号。

【技术实现步骤摘要】

本专利技术涉及信号产生电路领域，特别涉及可以在预定时间长度内输出多个完整周期信号的技术。

技术介绍

1、在发送测试信号时，经常会要求在预定时间内发送具有数个完整周期的测试信号，例如，usb 3.0以上规格所需的lfps(low frequency periodic signaling)信号。然而，当测试信号的周期改变时，既有的电路设计往往无法实现前述要求，会有周期不完整的问题。

技术实现思路

1、有鉴于此，本专利技术一些实施例提供一种信号产生电路与一种信号产生方法，以改善现有技术问题。

2、本专利技术一实施例提供一种信号产生电路，用以在信标信号(beacon signal)的信号时间长度内输出多个完整周期信号。信号产生电路包含第一同步电路、除频元件、第二同步电路以及合成电路。第一同步电路经配置以接收信标信号与时钟信号，并同步信标信号与时钟信号的第一信号缘以产生第一同步信号；除频元件经配置以接收时钟信号并对时钟信号进行除频运算(frequency division operation)以产生除频信号本文档来自技高网...

【技术保护点】

1.一种信号产生电路，用以在一信标信号的一信号时间长度内输出多个完整周期信号，该信号产生电路包含：

2.如权利要求1所述的信号产生电路，其中该除频元件的一除数经配置以使该除频信号的一周期与所述多个完整周期信号的一个数的乘积小于等于该信号时间长度。

3.如权利要求1所述的信号产生电路，其中该时钟信号的该第一信号缘为该时钟信号的一正缘，该第一同步电路包含一正缘触发D型正反器，该正缘触发D型正反器的一信号输入端经配置以接收该信标信号，该正缘触发D型正反器的一时脉输入端经配置以接收该时钟信号，以使该正缘触发D型正反器同步该信标信号与该时钟信号的该正缘以产生该第一同步信号。...

【技术特征摘要】

1.一种信号产生电路，用以在一信标信号的一信号时间长度内输出多个完整周期信号，该信号产生电路包含：

2.如权利要求1所述的信号产生电路，其中该除频元件的一除数经配置以使该除频信号的一周期与所述多个完整周期信号的一个数的乘积小于等于该信号时间长度。

3.如权利要求1所述的信号产生电路，其中该时钟信号的该第一信号缘为该时钟信号的一正缘，该第一同步电路包含一正缘触发d型正反器，该正缘触发d型正反器的一信号输入端经配置以接收该信标信号，该正缘触发d型正反器的一时脉输入端经配置以接收该时钟信号，以使该正缘触发d型正反器同步该信标信号与该时钟信号的该正缘以产生该第一同步信号。

4.如权利要求1所述的信号产生电路，其中该时钟信号的该第一信号缘为该时钟信号的一负缘，该第一同步电路包含一负缘触发d型正反器，其中该负缘触发d型正反器的一信号输入端经配置以接收该信标信号，该负缘触发d型正反器的一时脉输入端经配置以接收该时钟信号，以使该负缘触发d型正反器同步该信标信号与该时钟信号的该负缘以产生该第一同步信号。

5.如权利要求1所述的信号产生电路，其中，该除频信号的该第二信号缘为该除频信号的一负缘，该第二同步电路包含：

6.如权利要求1所述的信号产生电路，其中，该除频信号的该第二信号缘为该除频信号的一负缘，该第二同步电路包含一负缘触发d型正反器，其中该负缘触发d型正反器的一信号输入端经配置以接收该第一同步信号，该负缘触发d型正反器的一时脉输入端经配置以接收该...

【专利技术属性】
技术研发人员：叶智源，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：