高速缓存探测事务过滤制造技术

本文所描述的示例涉及用于基于已经从对于其它处理器可访问的一个或多个其它高速缓存装置中转储清除了将由特定处理器访问的存储器地址范围中的数据而选择性地禁用由该特定处理器或其高速缓存管理器所发出的高速缓存侦听操作的电路模块。在完成将存储器地址范围中的数据转储清除或清理到存储器时或之后，该特定处理器或其高速缓存管理器不会针对对存储器地址范围的访问发出侦听操作。响应于由某个其它装置对存储器地址范围的访问，处理器或高速缓存管理器可恢复发出侦听操作。

【技术实现步骤摘要】
【国外来华专利技术】

技术介绍

1、如果数据已经被处理和修改，那么利用多个高速缓存装置的多处理器系统在提供数据的最新版本的情况下可能会遇到挑战。可以使用高速缓存一致性协议来检索数据的最新版本。高速缓存目录(例如，高速缓存归属代理(cha))可以执行高速缓存一致性协议。在访问可寻址存储器区域的情况下，可以探测cha以确定可寻址存储器区域的高速缓存或存储器状态。

2、一些系统包括加速器装置，并在程序的生命周期内在加速器和核之间共享存储器区域，即使它们不同时访问相同的数据。一些加速器被设计成作用于比高速缓存层级大得多的数据集。因此，即使核最近已经修改了所有数据集，也可能只高速缓存了一小部分数据集。在这种情况下，许多cha探测事务并未被cha所服务，并且cha用否定确认(nack)对许多cha探测事务做出响应，以指示高速缓存装置没有存储数据。换句话说，加速器所访问的存储器可能没有被高速缓存，并且因此当前不受cha管理。cha探测用于遵守高速缓存一致性协议，但是当加速器存储器地址访问足迹与核存储器地址访问足迹具有很少的重叠时，探测可能很少得到数据已经被更新的指示。因此，存在本文档来自技高网...

【技术保护点】

1.一种设备，包括：

2.如权利要求1所述的设备，包括所述第一处理器和侦听装置，其中，所述侦听装置将发出与对所述存储器地址区域的访问相关联的一个或多个侦听探测，直到从所述一个或多个高速缓存装置中清理与所述存储器地址区域相关联的数据。

3.如权利要求2所述的设备，其中，所述第一处理器包括以下中的一个或多个：核、加速器、图形处理单元(GPU)、中央处理单元(CPU)、微处理器、NDP、基础设施处理器单元(IPU)、数据处理单元(DPU)或计算快速链接(CXL)控制器。

4.如权利要求2所述的设备，其中，所述第一处理器将访问和处理与所述存储器地址区域相关联的...

【技术特征摘要】
【国外来华专利技术】

1.一种设备，包括：

2.如权利要求1所述的设备，包括所述第一处理器和侦听装置，其中，所述侦听装置将发出与对所述存储器地址区域的访问相关联的一个或多个侦听探测，直到从所述一个或多个高速缓存装置中清理与所述存储器地址区域相关联的数据。

3.如权利要求2所述的设备，其中，所述第一处理器包括以下中的一个或多个：核、加速器、图形处理单元(gpu)、中央处理单元(cpu)、微处理器、ndp、基础设施处理器单元(ipu)、数据处理单元(dpu)或计算快速链接(cxl)控制器。

4.如权利要求2所述的设备，其中，所述第一处理器将访问和处理与所述存储器地址区域相关联的数据。

5.如权利要求1所述的设备，其中，所述第二电路模块将基于所述一个或多个处理器中的至少一个处理器访问由所述一个或多个高速缓存装置所管理的数据而指示将被发送到所述一个或多个高速缓存装置的侦听探测。

6.如权利要求1所述的设备，其中，为了使一个或多个处理器中止对与一个或多个高速缓存装置相关联的存储器地址区域的访问，所述第一电路模块将致使将与所述存储器地址区域相关联的数据从所述一个或多个高速缓存装置写回到存储器。

7.如权利要求1所述的设备，其中，所述第一电路模块将基于被写入到寄存器的指示符而使一个或多个处理器中止对与所述一个或多个高速缓存装置相关联的至少一个存储器地址区域的访问。

8.如权利要求1-7中任一权利要求所述的设备，其中，所述第一电路模块是高速缓存和归属代理(cha)的一部分，并且所述第二电路模块是存储器控制器的一部分。

9.如权利要求1-8中任一权利要求所述的设备，其中

10.如权利要求1-9中任一权利要求所述的设备，进一步包括服务器，其中，所述服务器包括所述第一处理器、所述第一电路模块、所述第二电路模块、所述一个或多个处理器、以及将存储与所述存储器地址区域相关联的数据的存储器装置。

11.如权利要求10所述的设备，进一步包括数据中心，其中

【专利技术属性】
技术研发人员：D·吉佩尔，S·拉吉，K·乔弗莱明，S·S·苏里，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：