【技术实现步骤摘要】
本技术涉及电子，尤其涉及一种低压带隙基准电路、芯片及电子设备。
技术介绍
1、电压基准模块是集成电路设计中极其重要的电路模块之一，带隙电压基准模块作为其中一类，得到了快速发展。与其他类型相比较，带隙基准具有与电源电压、工艺、温度变化几乎无关的突出优点，因而被广泛应用在低压差线性稳压器(low dropout regulator，ldo)及dc-dc集成稳压器、射频电路、高精度a/d转换器和d/a转换器等多种模拟及混合集成电路中。
2、在一些低频应用中，噪声和电压失调是重要的设计参数。若此时只采用一个典型的带隙基准结构，将无法满足电路低压低失调等性能要求。
技术实现思路
1、本技术的目的在于提供一种低压带隙基准电路、芯片及电子设备。
2、第一方面，本技术提供一种低压带隙基准电路，包括基本带隙基准模块、斩波运放模块、输出驱动模块和电路输出端；
3、基本带隙基准模块，用于产生低电平的基础电压；
4、斩波运放模块，与基本带隙基准模块电连接，用于降低基本带隙基准模块的失调；
5、输出驱动模块，设置于基本带隙基准模块与电路输出端之间，用于增强基本带隙基准模块的驱动能力。
6、在一些实施方式中，斩波运放模块包括斩波运算放大器；
7、斩波运算放大器的第一输入端与基本带隙基准模块的第一电压调节端电连接，斩波运算放大器的第二输入端与基本带隙基准模块的第二电压调节端电连接，斩波运算放大器的输出端与基本带隙基准模块的控制端
8、在一些实施方式中，斩波运算放大器包括输入斩波调制子模块、输出斩波解调子模块及二级运放子模块；
9、输入斩波调制子模块的第一输入端为斩波运算放大器的第一输入端，输入斩波调制子模块的第二输入端为斩波运算放大器的第二输入端；
10、输入斩波调制子模块的第一输出端与二级运放子模块的第一输入端电连接，输入斩波调制子模块的第二输出端与二级运放子模块的第二输入端电连接；
11、二级运放子模块的第三输入端和第四输入端与输出斩波解调子模块的调制端电连接，二级运放子模块的输出端为斩波运算放大器的输出端，与基本带隙基准模块的控制端电连接。
12、在一些实施方式中，输入斩波调制子模块包括第一调制支路及第二调制支路，第一调制支路包括第四nmos管及第六nmos管；第二调制支路包括第五nmos管及第七nmos管；
13、第四nmos管的源极和第六nmos管的源极的连接点为输入斩波调制子模块的第一输入端；
14、第四nmos管的漏极和第五nmos管的漏极的连接点为输入斩波调制子模块的第一输出端；
15、第五nmos管的源极和第七nmos管的源极的连接点为输入斩波调制子模块的第二输入端；
16、第六nmos管的漏极和第七nmos管的漏极的连接点为输入斩波调制子模块的第二输出端；
17、第五nmos管的栅极与第六nmos管的栅极和第一时钟信号线电连接。
18、在一些实施方式中，二级运放子模块包括第六pmos管、第七pmos管、第八pmos管、第九pmos管、第十二nmos管、第十三nmos管、第十四nmos管；
19、第六pmos管的栅极为二级运放子模块的第一输入端，第七pmos管的栅极为二级运放子模块的第二输入端；
20、第八pmos管和第九pmos管与供电电源电连接；
21、第六pmos管和第十二nmos管依次设置在第八pmos管和地之间，第七nmos管和第十三nmos管依次设置在第八pmos管和地之间，第十二nmos管的栅极和第十三nmos管的栅极电连接，第十二nmos管的栅极和第十三nmos管的栅极间的连接点为二级运放子模块的第三输入端；
22、第十四nmos管设置在第九pmos管与地之间，第十四nmos管的栅极为二级运放子模块的第四输入端，第十四nmos管与第九pmos管的连接点为二级运放子模块的输出端。
23、在一些实施方式中，输出斩波解调子模块包括：第八nmos管、第九nmos管、第十nmos管和第十一nmos管；
24、第八nmos管的一端连接于第六pmos管和第十二nmos管的连接点，第八nmos管的另一端与二级运放子模块的第三输入端和第九nmos管的一端电连接，第八nmos管的栅极与第一时钟信号线电连接；
25、第九nmos管的另一端连接于第七pmos管和第十三nmos管的连接点，第九nmos管的栅极与第二时钟信号线电连接；
26、第十nmos管的第一端与第六pmos管和第十二nmos管的连接点电连接，第十nmos管的栅极与第二时钟信号线电连接；
27、第十一nmos管的一端与第七pmos管和第十三nmos管的连接点电连接，第十一nmos管的另一端与第十nmos管的第二端电连接，第十一nmos管的栅极与第一时钟信号线电连接。
28、在一些实施方式中，还包括：上电启动模块，与基本带隙基准模块电连接，用于在上电时启动基本带隙基准模块。
29、在一些实施方式中，输出驱动模块包括：缓冲器，缓冲器的正输入端与基本带隙基准模块连接，缓冲器的负输入端及缓冲器的输出端与电路输出端电连接。
30、第二方面，本技术提供一种芯片，所述芯片包括第一方面提供的低压带隙基准电路。
31、第三方面，本技术提供一种电子设备，所述电子设备包括第二方面所提供的芯片，或者包括第一方面所提供的低压带隙基准电路。
32、本技术实施例的有益效果是：通过基本带隙基准模块产生低电平的基础电压，斩波运放模块的结构简单，可以降低带隙基准的失调电压，采用驱动能力更强的输出驱动模块可以缩短因外挂电容的上电建立时间，加速电路快速启动。因此，相比于只采用一个典型的带隙基准结构，通过同时增加斩波运放模块和输出驱动模块，可以对应降低带隙基准的失调电压，加速电路快速启动，总体上提供了一种低压、低失调以及能够支持快速启动的简单电路结构。
本文档来自技高网...【技术保护点】
1.一种低压带隙基准电路，其特征在于，包括基本带隙基准模块、斩波运放模块、输出驱动模块和电路输出端；
2.根据权利要求1所述的低压带隙基准电路，其特征在于，所述斩波运放模块包括斩波运算放大器；
3.根据权利要求2所述的低压带隙基准电路，其特征在于，所述斩波运算放大器包括输入斩波调制子模块、输出斩波解调子模块及二级运放子模块；
4.根据权利要求3所述的低压带隙基准电路，其特征在于，所述输入斩波调制子模块包括第一调制支路及第二调制支路，所述第一调制支路包括第四NMOS管及第六NMOS管；第二调制支路包括第五NMOS管及第七NMOS管；
5.根据权利要求3所述的低压带隙基准电路，其特征在于，所述二级运放子模块包括第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管；
6.根据权利要求5所述的低压带隙基准电路，其特征在于，所述输出斩波解调子模块包括：第八NMOS管、第九NMOS管、第十NMOS管和第十一NMOS管；
7.根据权利要求1至6任一项所述的低压
8.根据权利要求1至6任一项所述的低压带隙基准电路，其特征在于，所述输出驱动模块包括：缓冲器，所述缓冲器的正输入端与所述基本带隙基准模块连接，所述缓冲器的负输入端及所述缓冲器的输出端与所述电路输出端电连接。
9.一种芯片，其特征在于，所述芯片包括如权利要求1至8任一项所述的低压带隙基准电路。
10.一种电子设备，其特征在于，所述电子设备包括如权利要求9所述的芯片，或者包括如权利要求1至8任一项所述的低压带隙基准电路。
...【技术特征摘要】
1.一种低压带隙基准电路，其特征在于，包括基本带隙基准模块、斩波运放模块、输出驱动模块和电路输出端；
2.根据权利要求1所述的低压带隙基准电路，其特征在于，所述斩波运放模块包括斩波运算放大器；
3.根据权利要求2所述的低压带隙基准电路，其特征在于，所述斩波运算放大器包括输入斩波调制子模块、输出斩波解调子模块及二级运放子模块；
4.根据权利要求3所述的低压带隙基准电路，其特征在于，所述输入斩波调制子模块包括第一调制支路及第二调制支路，所述第一调制支路包括第四nmos管及第六nmos管；第二调制支路包括第五nmos管及第七nmos管；
5.根据权利要求3所述的低压带隙基准电路，其特征在于，所述二级运放子模块包括第六pmos管、第七pmos管、第八pmos管、第九pmos管、第十二nmos管、第十三nmos管、第十四nmos管；
【专利技术属性】
技术研发人员：曾威，李洁颖，曾祺琳，王龙，陈婷，
申请(专利权)人：湖南国科微电子股份有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。