【技术实现步骤摘要】
本专利技术涉及数模混合集成电路，具体涉及一种时钟电路中同步信号亚稳态的检测装置、方法、校正装置及方法。
技术介绍
1、在a/d转换器设计中，多核配置是较常用的方法。为了保证每个通道的信号能够同时采样，保证输出通道的信号相位，设置内部同步信号显得尤为重要。同步信号经由锁存器进行时钟信号采样对齐，为实现对同步信号的有效采样，要求同步信号在时钟上升沿建立时间和保持时间内保持稳定，避免进入亚稳态。
2、亚稳态描述了同步信号上升沿与时钟信号边沿之间不匹配的情况，当同步信号的输入跳变，进入时钟信号的上升时间和保持时间段时，信号输出处于不确定状态，进入亚稳态，从而导致信号同步功能失效。当时钟频率较低时，进入亚稳态的概率不大，很容易进行规避该状态。然而，随着频率增加，时钟周期缩短，千兆赫兹以上频率的采样时钟的周期缩短为皮秒级，进入亚稳态的情况会越来越多。
3、为了降低进入亚稳态的概率，传统的结构如图1所示，主要是采用多级d触发器作为同步器，该结构相对简单，但是会增加电路规模，并且多级触发器会增加同步信号的输入延迟，限制了a/d转...
【技术保护点】
1.一种时钟电路中同步信号亚稳态的检测装置，其特征在于，用于对同步信号的亚稳态进行检测，所述同步信号是基于时钟信号通过第一触发器对所述第一延时信号进行采样处理得到的，所述第一延时信号是基于第一缓冲器对同步输入信号进行延时处理得到；所述检测装置包括：
2.根据权利要求1所述的时钟电路中同步信号亚稳态的检测装置，其特征在于，当所述脉冲信号为高电平时，所述同步信号为亚稳态状态，当所述脉冲信号为低电平时，所述同步信号为稳态状态。
3.根据权利要求1所述的时钟电路中同步信号亚稳态的检测装置，其特征在于，所述第二缓冲器包括第一数据输入端和第一数据输出端，所...
【技术特征摘要】
1.一种时钟电路中同步信号亚稳态的检测装置，其特征在于，用于对同步信号的亚稳态进行检测，所述同步信号是基于时钟信号通过第一触发器对所述第一延时信号进行采样处理得到的，所述第一延时信号是基于第一缓冲器对同步输入信号进行延时处理得到；所述检测装置包括：
2.根据权利要求1所述的时钟电路中同步信号亚稳态的检测装置，其特征在于，当所述脉冲信号为高电平时，所述同步信号为亚稳态状态，当所述脉冲信号为低电平时，所述同步信号为稳态状态。
3.根据权利要求1所述的时钟电路中同步信号亚稳态的检测装置，其特征在于，所述第二缓冲器包括第一数据输入端和第一数据输出端，所述第一数据输入端与所述第一缓冲器的数据输出端电连接，接第一延时信号；所述第一数据输出端与前级触发器模块的数据输入端...
【专利技术属性】
技术研发人员：孙伟，王永禄，张磊，游毓彬，曾发燕，朱璨，付东兵，俞宙，
申请(专利权)人：重庆吉芯科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。