【技术实现步骤摘要】
本专利技术涉及芯片，尤其涉及一种时钟信号监测电路、监测方法和soc芯片。
技术介绍
1、随着智能汽车的逐渐普及，车规级别的soc(system-on-chip)芯片的需求量正在成几何倍增加，为了保证芯片健康运行，需要对soc芯片的复位信号进行检测。
2、现有的时钟检测方法通常在soc芯片出厂检测时进行，在soc运行过程中无法对各个模块的时钟信号进行监测，从而难以避免汽车运行过程中内部soc芯片因时钟信号发生丢失而导致的安全风险。
技术实现思路
1、本专利技术提供了一种时钟信号监测电路、监测方法和soc芯片，可以在运行过程中对soc芯片的时钟信号进行丢失监测和频率监测，以提高使用soc芯片的汽车的安全性。
2、第一方面，本专利技术提供了一种时钟信号监测电路，包括：待监测时钟信号处理模块，待监测时钟处理模块接入参考时钟信号和待监测时钟信号，待监测时钟信号处理模块用于将待监测时钟信号进行分频，获得分频信号，并根据参考时钟信号检测分频信号的上升沿或下降沿；时钟频率监测模块，时钟频率监测模块与待监测时钟信号处理模块连接，时钟频率监测模块用于在分频信号两次上升沿或下降沿期间记录参考时钟信号的周期个数，并根据参考时钟信号的周期个数确定是否输出告警信号；时钟丢失监测模块，时钟丢失监测模块的第一输入端与待监测时钟信号处理模块的输出端连接，时钟丢失监测模块的第二输入端接入上电使能信号，时钟丢失监测模块的第三输入端接入参考时钟信号，时钟丢失监测模块用于根据上电使能信号开始记录分频
3、可选地，时钟频率监测模块包括时钟频率计数单元、时钟频率计数比较单元和时钟频率异常警报单元；时钟频率计数单元的输入端与待监测时钟信号处理模块的输出端连接，时钟频率计数单元用于在检测到分频信号的上升沿或者下降沿时，开始记录参考时钟信号的周期个数，在检测到分频信号的下一个上升沿或者下降沿时，停止记录参考时钟信号的周期个数，以获得第一计数值；时钟频率计数比较单元的第一输入端与时钟频率计数单元的输出端连接，时钟频率计数比较单元的第二输入端接入时钟超频计数值，时钟频率计数比较单元的第三输入端接入时钟低频计数值，时钟频率计数比较单元用于将第一计数值分别与时钟超频计数值和时钟低频计数值进行比较，判断第一计数值是否大于时钟超频计数值，第一计数值是否小于时钟低频计数值；时钟频率异常警报单元的输入端与时钟频率计数比较单元的输出端连接，时钟频率异常警报单元用于在第一计数值大于时钟超频计数值，或者第一计数值小于时钟低频计数值时，输出告警信号。
4、可选地，时钟频率计数比较单元包括第一比较子单元和第二比较子单元；第一比较子单元的第一输入端作为时钟频率计数比较单元的第一输入端，第一比较子单元的第二输入端作为时钟频率计数比较单元的第二输入端，第一比较子单元用于将第一计数值与时钟超频计数值进行比较，判断第一计数值是否大于时钟超频计数值；第二比较子单元的第一输入端与第一比较子单元的第一输入端连接，第二比较子单元的第二输入端作为时钟频率计数比较单元的第三输入端，第二比较子单元用于将第一计数值与时钟低频计数值进行比较，判断第一计数值是否小于时钟低频计数值。
5、可选地，时钟频率异常警报单元包括第一异常警报子单元和第二异常警报子单元；第一异常警报子单元的输入端与第一比较子单元的输出端连接，第一异常警报子单元用于在第一计数值大于时钟超频计数值，输出第一告警信号；第二异常警报子单元的输入端与第二比较子单元的输出端连接，第二异常警报子单元用于在第一计数值小于时钟低频计数值，输出第二告警信号。
6、可选地，时钟丢失监测模块包括时钟丢失计数单元、时钟丢失计数比较单元和时钟丢失异常警报单元；时钟丢失计数单元的第一输入端作为时钟丢失监测模块第一输入端，时钟丢失计数单元的第二输入端作为时钟丢失监测模块第二输入端，时钟丢失计数单元的第三输入端作为时钟丢失监测模块第三输入端，时钟丢失计数单元用于根据上电使能信号开始记录分频信号在参考时钟下高低电平的持续时间，以获得第二计数值；时钟丢失计数比较单元的第一输入端与时钟丢失计数单元的输出端连接，时钟丢失计数比较单元的第二输入端接入时钟丢失计数值，时钟丢失计数比较单元用于将第二计数值与时钟丢失计数值进行比较，判断第二计数值是否大于时钟丢失计数值；时钟丢失异常警报单元的输入端与时钟丢失计数比较单元的输出端连接，时钟丢失异常警报单元用于在第二计数值大于时钟丢失计数值时，输出丢失信号。
7、可选地，待监测时钟信号处理模块包括时钟分频单元和时钟边沿检测单元；时钟分频单元接入待监测时钟信号，用于将待监测时钟信号进行分频，获得分频信号；时钟边沿检测单元的第一输入端与时钟分频单元的输出端连接，时钟边沿检测单元的第二输入端接入参考时钟信号，时钟边沿检测单元用于根据参考时钟信号检测分频信号的上升沿或下降沿。
8、可选地，时钟信号监测电路还包括时钟错误存储模块；时钟错误存储模块分别与时钟频率监测模块和时钟丢失监测模块连接，时钟错误存储模块用于记录待监测时钟信号产生错误的原因。
9、可选地，时钟信号监测电路还包括错误汇聚模块，错误汇聚模块与时钟错误存储模块连接，错误汇聚模块用于将待监测时钟信号所有类型的时钟错误相或为中断信号输出。
10、第二方面，本专利技术还提供了一种时钟信号监测方法，包括：待监测时钟信号处理模块将待监测时钟信号进行分频，获得分频信号，并根据参考时钟信号检测分频信号的上升沿或下降沿；时钟频率监测模块在分频信号两次上升沿或下降沿期间记录参考时钟信号的周期个数，并根据参考时钟信号的周期个数确定是否输出告警信号；时钟丢失监测模块根据上电使能信号对参考时钟信号的周期个数进行计数，并根据参考时钟信号的周期个数确定是否输出丢失信号。
11、第三方面，本专利技术还提供了一种soc芯片包括第一方面提供的时钟信号监测电路。
12、本专利技术实施例的时钟信号监测电路，包括待监测时钟信号处理模块、时钟频率监测模块和时钟丢失监测模块，通过待监测时钟信号处理模块将待监测时钟信号进行分频，获得分频信号，并根据参考时钟信号检测分频信号的上升沿或下降沿，通过时钟频率监测模块在分频信号两次上升沿或下降沿期间记录参考时钟信号的周期个数，并根据参考时钟信号的周期个数确定是否输出告警信号；通过时钟丢失监测模块用于根据上电使能信号对参考时钟信号的周期个数进行计数，并根据参考时钟信号的周期个数确定是否输出丢失信号，可以在运行过程中对soc芯片的时钟信号进行丢失监测和频率监测，以提高使用soc芯片的汽车的安全性。
13、应当理解，本部分所描述的内容并非旨在标识本专利技术的实施例的关键或重要特征，也不用于限制本专利技术的范围。本专利技术的其它特征将通过以下的说明书而变得容易理解。
本文档来自技高网...【技术保护点】
1.一种时钟信号监测电路，其特征在于，包括：
2.根据权利要求1所述的时钟信号监测电路，其特征在于，所述时钟频率监测模块包括时钟频率计数单元、时钟频率计数比较单元和时钟频率异常警报单元；
3.根据权利要求2所述的时钟信号监测电路，其特征在于，所述时钟频率计数比较单元包括第一比较子单元和第二比较子单元；
4.根据权利要求3所述的时钟信号监测电路，其特征在于，所述时钟频率异常警报单元包括第一异常警报子单元和第二异常警报子单元；
5.根据权利要求1所述的时钟信号监测电路，其特征在于，所述时钟丢失监测模块包括时钟丢失计数单元、时钟丢失计数比较单元和时钟丢失异常警报单元；
6.根据权利要求1所述的时钟信号监测电路，其特征在于，所述待监测时钟信号处理模块包括时钟分频单元和时钟边沿检测单元；
7.根据权利要求1所述的时钟信号监测电路，其特征在于，还包括时钟错误存储模块；
8.根据权利要求7所述的时钟信号监测电路，其特征在于，还包括错误汇聚模块，所述错误汇聚模块与所述时钟错误存储模块连接，所述错误汇聚模块用于将所
9.一种时钟信号监测方法，其特征在于，包括：
10.一种SOC芯片，其特征在于，包括权利要求1-8任一项所述的时钟信号监测电路。
...【技术特征摘要】
1.一种时钟信号监测电路，其特征在于，包括：
2.根据权利要求1所述的时钟信号监测电路，其特征在于，所述时钟频率监测模块包括时钟频率计数单元、时钟频率计数比较单元和时钟频率异常警报单元；
3.根据权利要求2所述的时钟信号监测电路，其特征在于，所述时钟频率计数比较单元包括第一比较子单元和第二比较子单元；
4.根据权利要求3所述的时钟信号监测电路，其特征在于，所述时钟频率异常警报单元包括第一异常警报子单元和第二异常警报子单元；
5.根据权利要求1所述的时钟信号监测电路，其特征在于，所述时钟丢失监测模块包括时钟丢失计数单元、时钟丢失计数比较单元和时钟丢失...
【专利技术属性】
技术研发人员：赵来平，王向伟，张雨桐，聂健鑫，
申请(专利权)人：芯砺智能科技江苏有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。