System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 应用于数字峰值电流模buck的分段式DPWM电路制造技术_技高网
当前位置: 首页 > 专利查询>东南大学专利>正文

应用于数字峰值电流模buck的分段式DPWM电路制造技术

技术编号:40354744 阅读:10 留言:0更新日期:2024-02-09 14:39
本发明专利技术公开了一种应用于数字峰值电流模buck的分段式DPWM电路,包括延迟粗调模块,延迟细调模块,或门以及补偿控制器,补偿控制器将ADC_V<subgt;O</subgt;与基准电压进行比较得到输出信号V<subgt;c</subgt;,所述延迟粗调模块根据信号V<subgt;c</subgt;,时钟信号和ADC_V<subgt;iL</subgt;进行DPWM调制产生信号pwm<subgt;0</subgt;;所述延迟细调模块对时钟信号进行时钟移相,产生X路时钟信号,并根据第x路时钟信号,ADC_V<subgt;iL</subgt;和V<subgt;c</subgt;进行DPWM调制产生与第x路时钟信号对应的pwm<subgt;x</subgt;信号,然后根据复位信号和模数转换关系选择第n路pwm<subgt;n</subgt;信号进行输出,将pwm<subgt;0</subgt;与pwm<subgt;n</subgt;输入至或门,得到最终的pwm信号。本发明专利技术可以实现高精度的DPWM架构,提高系统稳定性。

【技术实现步骤摘要】

本专利技术属于数模混合集成电路领域,具体涉及一种应用于数字峰值电流模buck的分段式dpwm电路。


技术介绍

1、自从工业革命以来,电力和电子设备已经成为人们日常工作和生活中必不可少的重要组成部分。为了实现电子设备的稳定工作,必须提供稳定的电源供电。目前,开关电源技术具有高效、小巧、轻便等特点,在日常生活和工作中得到广泛的应用。

2、如今,根据反馈控制的实现方式不同,dc-dc开关电源可分为模拟开关电源,和数字开关电源。在dc-dc变换器中,模拟控制方式是通过无源器件(如电阻、电容等)产生模拟信号进行控制和处理的。虽然模拟开关电源的控制技术已经相对成熟,然而,某些关键参数,如转换器输出电压、输出电流和开关频率等,仍需要外部无源元件来确定。模拟控制电路结构较为复杂,需要使用大量元器件。高性能变换器需要复杂的拓扑结构,在模拟控制模式下需要更多的元器件,这使得电源的体积更大。且元件参数值一旦确定,修改较难,灵活性较差,开发周期长。由于存在温度漂移效应,元器件参数值随时间、温度和环境因素而波动,很容易对系统的稳定性和瞬态性能产生影响。

3、随着数字开关电源在电源管理领域中飞速发展,电子设备正逐步向集成度高、智能化和高频化的方向转变。在数字控制领域,已经涌现出一些新的控制方法,可用于解决模拟控制难以采用高级算法的问题。数字dc-dc已逐渐成为了学术界和工业界的热点。与模拟电源相比,数字电源具有抗干扰能力强,可靠性高,在线可编程能力,灵活性强,可移植性强等优点,因此数字电源广受工业界的青睐。虽然数字控制在电源领域有着明显的优势,但目前仍处于研究阶段,仍存在比如瞬态响应能力下降、成本较高等技术难点。综合考虑数字电源的优点和不足,当前数字电源的研究仍然是一个备受关注的热门课题。

4、数字环路控制主要包括两大模块:数字环路控制包括补偿控制dpid模块以及数字脉冲宽度调制dpwm模块。dpid模块作为学术界研究数字开关电源的热点之一,众多学者和机构对其进行了深入研究。目前,已经涌现出许多成熟的算法用于实现其基本功能,并在此基础上不断创新改进。而dpwm模块作为数字控制系统的另一个关键模块,其性能表现直接决定了整个控制环路的精确性。数字开关电源需要adc模块采样输出信号,则需要adc有较高的采样精度,为避免极限环振荡带来的环路不稳定的问题,数字脉冲宽度调制模块精度需要匹配adc模块精度。当开关频率上升到兆赫兹时,对电路元器件,adc采样模块,以及dpwm模块都有很大的挑战。


技术实现思路

1、专利技术目的:为了解决上述现有技术存在的问题,本专利技术提供了一种应用于数字峰值电流模buck的分段式dpwm电路。

2、技术方案:本专利技术提供了一种应用于数字峰值电流模buck的分段式dpwm电路,包括延迟粗调模块,延迟细调模块,或门以及补偿控制器,所述补偿控制器将adc_vo与基准电压进行比较得到输出信号vc,所述adc_v0为dc-dc变换器中dc-dc变换器输出电压通过第一模数变换器得到的信号,所述延迟粗调模块根据信号vc,时钟信号和adc_vil进行dpwm调制产生信号pwm0,所述adc_vil为dc-dc变换器内部功率级的电感电流信号输入至第二模数变换器得到的信号;所述延迟细调模块对时钟信号进行时钟移相,产生x路时钟信号,并根据第x路时钟信号,adc_vil和vc进行dpwm调制产生与第x路时钟信号对应的pwmx信号,x=1,2,…,x,然后根据复位信号和模数转换关系选择第n路pwmn信号进行输出,n∈[1,x],将pwm0与pwmn输入至或门,得到最终的pwm信号。

3、进一步的,所述延迟粗调模块包括计数器-比较器型dpwm电路。

4、进一步的,所述延迟细调模块包括pll单元,x个计数器-比较器型dpwm电路以及多位信号选择器;所述pll单元用于对时钟信号进行时钟移相,第x个计数器-比较器型dpwm电路用于产生与第x路时钟信号对应的pwmx信号;所述多位信号选择器用于根据复位信号和模数转换关系选择第n路pwmn信号进行输出。

5、进一步的,所述计数器-比较器型dpwm电路包括计数器,第一比较器,第二比较器,以及sr触发器;将时钟信号输入至计数器,并将计数器的输出输入至第一比较器,第一比较器将计数器的输出信号与0进行比较,产生置位信号,并接入sr触发器的s端,第二比较器对adc_vil信号和vc信号进行比较,产生复位信号并接入sr触发器的r端。

6、进一步的,x=16;pll单元的个数为2,该两个pll单元分别生成0°、22.5°、45°、67.5°、90°、112.5°、135°以及157.5°的时钟信号,将0°、22.5°、45°、67.5°、90°、112.5°、135°以及157.5°时钟信号的上升沿作依次为前八路时钟信号,将0°、22.5°、45°、67.5°、90°、112.5°、135°以及157.5°时钟信号的下降沿依次作为后八路时钟信号,

7、进一步的,根据如下公式中选择第n路pwmn信号输出:

8、

9、其中,δd=vc-adc_vil0,adc_vil0为采集到adcvil≥vc的采样点的上一采样点采集到的信号,sn为dc-dc变换器内部功率级电感电流信号的上升斜率,kadc为第二模数转换器的增益,τ为预设的延迟单元。

10、有益效果:本专利技术提出了一种应用于峰值电流模buck的分段式dpwm结构,可以实现高精度的dpwm架构,旨在避免dpwm模块精度与adc精度不匹配带来的极限环振荡现象,提高系统稳定性。本专利技术提出的结构克服了传统的计数型dpwm缺点。现有的计数器-比较器型dpwm架构当精度较高时,其工作频率将成指数形式上升,同时带来较大的面积与功耗损失。此外,计数器-比较器型dpwm架构存在一定的关断延迟。本专利技术提出的分段式dpwm采用计数器和pll移相相结合的方案,具有提高计数型dpwm线性度、分辨率的优势,以及pll移相与dpwm架构简单的优势结合起来,利用分段的思想,设计应用于峰值电流模buck的高精度dpwm架构,在高精度与时钟频率的矛盾之间进行折中处理,并且电路设计并不复杂。

本文档来自技高网...

【技术保护点】

1.应用于数字峰值电流模buck的分段式DPWM电路,其特征在于,包括延迟粗调模块,延迟细调模块,或门以及补偿控制器,所述补偿控制器将ADC_VO与基准电压进行比较得到输出信号Vc,所述ADC_V0为DC-DC变换器中DC-DC变换器输出电压通过第一模数变换器得到的信号,所述延迟粗调模块根据信号Vc,时钟信号和ADC_ViL进行DPWM调制产生信号pwm0,所述ADC_ViL为DC-DC变换器内部功率级的电感电流信号输入至第二模数变换器得到的信号;所述延迟细调模块对时钟信号进行时钟移相,产生X路时钟信号,并根据第x路时钟信号,ADC_ViL和Vc进行DPWM调制产生与第x路时钟信号对应的pwmx信号,x=1,2,…,X,然后根据复位信号和模数转换关系选择第n路pwmn信号进行输出,n∈[1,X],将pwm0与pwmn输入至或门,得到最终的pwm信号。

2.根据权利要求1所述的应用于数字峰值电流模buck的分段式DPWM电路,其特征在于,所述延迟粗调模块包括计数器-比较器型DPWM电路。

3.根据权利要求1所述的应用于数字峰值电流模buck的分段式DPWM电路,其特征在于,所述延迟细调模块包括PLL单元,X个计数器-比较器型DPWM电路以及多位信号选择器;所述PLL单元用于对时钟信号进行时钟移相,第x个计数器-比较器型DPWM电路用于产生与第x路时钟信号对应的pwmx信号;所述多位信号选择器用于根据复位信号和模数转换关系选择第n路pwmn信号进行输出。

4.根据权利要求2或3所述的应用于数字峰值电流模buck的分段式DPWM电路,其特征在于,所述计数器-比较器型DPWM电路包括计数器,第一比较器,第二比较器,以及SR触发器;将时钟信号输入至计数器,并将计数器的输出输入至第一比较器,第一比较器将计数器的输出信号与0进行比较,产生置位信号,并接入SR触发器的S端,第二比较器对ADC_ViL信号和Vc信号进行比较,产生复位信号并接入SR触发器的R端。

5.根据权利要求1所述的应用于数字峰值电流模buck的分段式DPWM电路,其特征在于,X=16;PLL单元的个数为2,该两个PLL单元分别生成0°、22.5°、45°、67.5°、90°、112.5°、135°以及157.5°的时钟信号,将0°、22.5°、45°、67.5°、90°、112.5°、135°以及157.5°时钟信号的上升沿作依次为前八路时钟信号,将0°、22.5°、45°、67.5°、90°、112.5°、135°以及157.5°时钟信号的下降沿依次作为后八路时钟信号。

6.根据权利要求1所述的应用于数字峰值电流模buck的分段式DPWM电路,其特征在于,根据如下公式中选择第n路pwmn信号输出:

...

【技术特征摘要】

1.应用于数字峰值电流模buck的分段式dpwm电路,其特征在于,包括延迟粗调模块,延迟细调模块,或门以及补偿控制器,所述补偿控制器将adc_vo与基准电压进行比较得到输出信号vc,所述adc_v0为dc-dc变换器中dc-dc变换器输出电压通过第一模数变换器得到的信号,所述延迟粗调模块根据信号vc,时钟信号和adc_vil进行dpwm调制产生信号pwm0,所述adc_vil为dc-dc变换器内部功率级的电感电流信号输入至第二模数变换器得到的信号;所述延迟细调模块对时钟信号进行时钟移相,产生x路时钟信号,并根据第x路时钟信号,adc_vil和vc进行dpwm调制产生与第x路时钟信号对应的pwmx信号,x=1,2,…,x,然后根据复位信号和模数转换关系选择第n路pwmn信号进行输出,n∈[1,x],将pwm0与pwmn输入至或门,得到最终的pwm信号。

2.根据权利要求1所述的应用于数字峰值电流模buck的分段式dpwm电路,其特征在于,所述延迟粗调模块包括计数器-比较器型dpwm电路。

3.根据权利要求1所述的应用于数字峰值电流模buck的分段式dpwm电路,其特征在于,所述延迟细调模块包括pll单元,x个计数器-比较器型dpwm电路以及多位信号选择器;所述pll单元用于对时钟信号进行时钟移相,第x个计数器-比较器型dpwm电路用于产...

【专利技术属性】
技术研发人员:田赫赫张佳萌常昌远郑丽霞
申请(专利权)人:东南大学
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1