一种并行Hadamard-LDPC编码器制造技术

本发明专利技术公开了一种并行Hadamard‑LDPC编码器，所述并行Hadamard‑LDPC编码器包括：行信息计算模块、校验比特计算模块、Hadamard比特计算模块和比特拼接存储模块，其中，所述行信息计算模块根据BG矩阵纬度，令BG矩阵纬度为R行C列，并行完成R行信息比特Mes的异或信息Temp的计算，并发送给校验比特计算模块和Hadamard比特计算模块；所述校验比特计算模块基于R行信息比特Mes的异或信息Temp，根据BG矩阵双对角矩阵设计，通过对应计算公式完成校验比特CN的计算；所述Hadamard比特计算模块根据BG矩阵纬度同时计算R行的Hadamard比特，并输出给比特拼接模块；所述比特拼接存储模块将校验比特CN和Hadamard比特按照顺序拼接在信息比特Mes后，并完成整个信道纠错码编码及并串转换。

【技术实现步骤摘要】

本专利技术属于数字通信领域，涉及一种并行hadamard-ldpc编码器。

技术介绍

1、随着现代通信领域中对通讯距离的要求不断提高，数字通信系统需要完成低信噪比条件下的可靠、无误码通信，数字通信系统在低信噪比情况下的信道纠错通过纠错码完成。常用的高性能的信道纠错码(如rs码、turbo码和ldpc码等)在数字通信领域中大量使用，但针对信噪比低的情况，性能会有较大损失，因此，引入hadamard校验算法对turbo和ldpc进行改进。信道纠错码在实际使用中包含信道编码和信道译码两个部分，其中编码器通常采用并行编码设计，通过对原有信息比特完成编码算法计算，在信息比特后拼接对应的纠错比特。对ldpc编码器常主要选用基于layered的并行qc-ldpc算法编码设计，由于ldpc纠错码bg矩阵的维度大小，并行设计会消耗大量硬件实现资源，应对不同码率的编码需求，都会使得编码器消耗的硬件资源大量增加，平衡硬件资源和编码器吞吐量之间的关系尤为重要。

2、随着数字通信设备对数字通信距离的要求不推断提升，在低信噪比环境下的原有基于layered的qc-ldpc本文档来自技高网...

【技术保护点】

1.一种并行Hadamard-LDPC编码器，其特征在于，所述并行Hadamard-LDPC编码器包括：行信息计算模块、校验比特计算模块、Hadamard比特计算模块和比特拼接存储模块，

2.如权利要求1所述的并行Hadamard-LDPC编码器，其特征在于，进行各行信息比特Mes的异或信息Temp的计算过程中，

3.如权利要求2所述的并行Hadamard-LDPC编码器，其特征在于，所述校验比特计算模块按照双对角矩阵特性，串行流水计算Z*R个校验比特CN。

4.如权利要求3所述的并行Hadamard-LDPC编码器，其特征在于，校验比特CN具体计算方...

【技术特征摘要】

1.一种并行hadamard-ldpc编码器，其特征在于，所述并行hadamard-ldpc编码器包括：行信息计算模块、校验比特计算模块、hadamard比特计算模块和比特拼接存储模块，

2.如权利要求1所述的并行hadamard-ldpc编码器，其特征在于，进行各行信息比特mes的异或信息temp的计算过程中，

3.如权利要求2所述的并行hadamard-ldpc编码器，其特征在于，所述校验比特计算模块按照双对角矩阵特性，串行流水计算z*r个校验比特cn。

4...

【专利技术属性】
技术研发人员：赵晓航，杜俊逸，肖磊，孙岩博，乔文昇，
申请(专利权)人：中国电子科技集团公司第十研究所，
类型：发明
国别省市：