【技术实现步骤摘要】
本专利技术涉及数字芯片测试，具体涉及一种数字芯片的通用测试结构和测试系统。
技术介绍
1、在晶圆制作完成后，整片晶圆的表面会布满成千上万且规则分布的未封装的芯片，在对这些芯片进行封装前，需要对这些芯片进行cp(chip probing)测试即对每个未封装的芯片进行功能及性能测试，只有通过cp测试的芯片才能进行封装，从而减少不必要的芯片封装工装量。
2、在芯片进行完封装后，需要对完成封装的芯片进行ft(final test)测试即进行最终测试，从而检测完成封装的芯片的功能是否正常，以及封装过程中是否有新的缺陷产生，只有通过ft测试的芯片才能满足实际应用的要求。
3、目前用于进行cp测试和ft测试的技术有bist(build in selftest)测试、扫描链测试、jtag(joint test action group)测试；
4、其中bist测试又称为内建自测试，是一种在芯片设计时就在芯片电路中植入相关电路用于提供自我测试功能的技术，以此降低器件测试对自动测试设备(ate)的依赖度；
5、扫描链测试即scan chain，是用可观测可控制的扫描触发器来替代电路中原有的一般触发器来进行测试，这些扫描触发器串接到一起形成扫描链，这样在测试模式下就可以通过扫描链来串行移入移出外部数据，实现对整个电路的控制和观测；
6、jtag测试主要用jtag接口进行测试，而jtag接口是一种国际标准测试协议，主要用于芯片内部测试，其基本原理是在器件内部定义一个tap(test acces
7、对于现有的这种测试技术，由于芯片的各个ip模块(电源模块ldo、时钟模块osc、flash模块等)都有各自的bist测试接口，与扫描链接口不同的是，bist测试接口不统一会显著增加自动化测试设备(ate)上开发测试程序的成本。jtag测试技术虽然提供了统一的测试接口，但是要真正实现测试功能还需要由软件相配合。
8、另外，对于cp测试，由于需要通过探针卡扎到芯片管脚与测试机台连接进行测试，而测试引脚数量越多，探针卡扎针位置不准的风险就越高，会造成cp测试的准确性越低。同时引脚数越多还会造成晶圆上可并行测试的芯片数量变少，加大了cp测试的成本，因此测试过程中用的测试引脚数量越少，测试效果越好；
9、对于扫描链测试，其需要ck(时钟)引脚、se(扫描使能)引脚、si(扫描输入)引脚和so(扫描输出)引脚这四个测试引脚；
10、对于jtag测试，其需要tck(时钟)引脚、tms(模式选择)引脚、tdi(数据输入)引脚、tdo(数据输出)引脚和可选引脚trst(测试复位)引脚这五个引脚；
11、对于bist测试，由于各个模块单独设计，因此接口不统一，但至少需要时钟引脚、测试使能引脚、输入引脚和输出引脚这四个引脚，另外功能越复杂的ip模块需要的引脚数可能越多。
技术实现思路
1、鉴于
技术介绍
的不足，本专利技术是提供了一种数字芯片的通用测试结构和测试系统，所要解决的技术问题是目前缺少统一的bist测试和扫描链测试用的接口结构，且测试引脚数量较多，至少需要四个引脚。
2、为解决以上技术问题，第一方面本专利技术提供了如下技术方案：一种数字芯片的通用测试结构，包括工作模式检测单元、bist解析单元、扫描链测试接口单元和n个bist测试接口单元，n为正整数；
3、所述工作模式检测单元包括用于接收时钟的时钟引脚、设置工作模式的m个模式设置引脚、测试时钟输出引脚、测试数据输入引脚、测试数据输出引脚和工作模式输出引脚，m为大于1的正整数，m个模式设置引脚中的两个模式设置引脚为分别用于输入外部数据和输出检测数据的复用引脚；
4、所述工作模式检测单元基于所述时钟通过所述测试时钟输出引脚输出测试时钟，基于m个模式设置引脚的输入信号电平状态通过工作模式输出引脚输出工作模式选择信号，所述测试数据输入引脚和测试数据输出引脚与两个复用引脚电连接；
5、所述bist解析单元包括解析输出接口，且通过所述解析输出接口分别与n个bist测试接口单元和扫描链测试接口单元电连接，每个bist测试接口单元用于连接一个测试ip模块；
6、所述bist解析单元分别与所述测试时钟输出引脚、测试数据输入引脚、测试数据输出引脚和工作模式输出引脚电连接，通过所述测试时钟输出引脚接收测试时钟，通过测试数据输入引脚和测试数据输出引脚与两个复用引脚电连接，用来接收外部数据和输出检测数据，通过所述工作模式输出引脚接收工作模式选择信号；
7、所述bist解析单元基于所述工作模式选择信号来选择一个bist测试接口单元进行测试，并通过所述解析输出接口向选中的bist测试接口单元输入测试时钟和进行数据交互，所述数据交互包括向选中的bist测试接口单元输入解析后的外部数据和接收选中的bist测试接口单元输出的检测数据。
8、在第一方面的某种实施方式中，m的选值需要满足以下公式：
9、2m≥n+1。
10、在第一方面的某种实施方式中，所述工作模式检测单元用于在上电时基于m个模式设置引脚的信号电平状态来锁存工作模式并输出工作模式选择信号。
11、在第一方面的某种实施方式中，所述工作模式检测单元还包括复位引脚，在所述复位引脚输入设定时长的复位信号时基于m个模式设置引脚的信号电平状态来锁存工作模式并输出工作模式选择信号。
12、在第一方面的某种实施方式中，所述工作模式检测单元在锁存好工作模式后，两个复用引脚开始用于输入外部数据和输出检测数据。
13、在第一方面的某种实施方式中，所述外部数据包括起始位数据、数据位数据、命令位数据和结束位数据；
14、所述检测数据包括起始位数据、数据位数据和结束位数据。
15、在第一方面的某种实施方式中，所述bist测试接口单元包括bist测试时钟引脚、bist工作模式设置引脚、bist命令引脚、x个bist测试输入引脚和y个bist测试输出引脚，所述bist解析单元的解析输出接口用于向bist测试时钟引脚输入测试时钟，所述bist解析单元的解析输出接口用于向选中的bist测试接口单元的bist工作模式设置引脚输入第一电平状态的信号来使其处于测试工作模式，所述bist工作模式设置引脚输入第二电平状态的信号时为正常工作模式，所述第一电平状态和第二电平状态为相反的两种电平状态，x个bist测试输入引脚用于输入解析后的外部数据，y个bist测试输出引脚用于输出外部数据，x和y为正整数，所述bist测试接口单元在处于测试工作模式时将x个bist测试输入引脚输入的解析后的外部数据输入到与其电连接的ip模块。
16、在第一方面的某种实施方式中，所述bist测试接口单元还包括x个正常输入引脚，x个正常输入引脚用于输入正常工作数据，所述bist测试接口单元在处本文档来自技高网...
【技术保护点】
1.一种数字芯片的通用测试结构，其特征在于，包括工作模式检测单元、BIST解析单元、扫描链测试接口单元和N个BIST测试接口单元，N为正整数；
2.根据权利要求1所述的一种数字芯片的通用测试结构，其特征在于，M的选值需要满足以下公式：
3.根据权利要求1所述的一种数字芯片的通用测试结构，其特征在于，所述工作模式检测单元用于在上电时基于M个模式设置引脚的信号电平状态来锁存工作模式并输出工作模式选择信号。
4.根据权利要求1-3任一项所述的一种数字芯片的通用测试结构，其特征在于，所述工作模式检测单元还包括复位引脚，在所述复位引脚输入设定时长的复位信号时基于M个模式设置引脚的信号电平状态来锁存工作模式并输出工作模式选择信号。
5.根据权利要求4所述的一种数字芯片的通用测试结构，其特征在于，所述工作模式检测单元在锁存好工作模式后，两个复用引脚开始用于输入外部数据和输出检测数据。
6.根据权利要求1所述的一种数字芯片的通用测试结构，其特征在于，所述外部数据包括起始位数据、数据位数据、命令位数据和结束位数据；
7.根据权
8.根据权利要求7所述的一种数字芯片的通用测试结构，其特征在于，所述BIST测试接口单元还包括x个正常输入引脚，x个正常输入引脚用于输入正常工作数据，所述BIST测试接口单元在处于正常工作模式时将x个正常输入引脚输入的正常工作数据发送到与其电连接的IP模块。
9.根据权利要求1所述的一种数字芯片的通用测试结构，其特征在于，所述扫描链测试接口单元包括扫描时钟引脚、扫描输入引脚、扫描输出引脚和扫描使能引脚，所述BIST解析单元基于所述工作模式选择信号向所述扫描使能引脚输入使能信号，所述BIST解析单元向所述扫描时钟引脚输入时钟信号，向所述扫描输入引脚输入外部数据，通过所述扫描输出引脚接收测试数据，并将测试数据发送给所述测试数据输出引脚。
10.一种测试系统，其特征在于，包括权利要求1-9任一项所述的一种数字芯片的通用测试结构，还包括测试机，所述测试机与所述工作模式检测单元电连接，用于向所述工作模式检测单元发送外部数据和接收所述工作模式检测单元输出的检测数据。
...【技术特征摘要】
1.一种数字芯片的通用测试结构，其特征在于，包括工作模式检测单元、bist解析单元、扫描链测试接口单元和n个bist测试接口单元，n为正整数；
2.根据权利要求1所述的一种数字芯片的通用测试结构，其特征在于，m的选值需要满足以下公式：
3.根据权利要求1所述的一种数字芯片的通用测试结构，其特征在于，所述工作模式检测单元用于在上电时基于m个模式设置引脚的信号电平状态来锁存工作模式并输出工作模式选择信号。
4.根据权利要求1-3任一项所述的一种数字芯片的通用测试结构，其特征在于，所述工作模式检测单元还包括复位引脚，在所述复位引脚输入设定时长的复位信号时基于m个模式设置引脚的信号电平状态来锁存工作模式并输出工作模式选择信号。
5.根据权利要求4所述的一种数字芯片的通用测试结构，其特征在于，所述工作模式检测单元在锁存好工作模式后，两个复用引脚开始用于输入外部数据和输出检测数据。
6.根据权利要求1所述的一种数字芯片的通用测试结构，其特征在于，所述外部数据包括起始位数据、数据位数据、命令位数据和结束位数据；
7.根据权利要求1所述的一种数字芯片的通用测试结构，其特征在于，所述bist测试接口单元包括bist测试时钟引脚、bist工作模式设置引脚、bist命令引脚、x个bist测试输入引脚和y个bist测试输出引脚，所述bist解析单元的解析输出接口用于向bist测试时钟引脚输入测试时钟，所述bist解析单元的解析输出接口用于向选中的bist测试接口...
【专利技术属性】
技术研发人员：彭新生，张婧，
申请(专利权)人：长三角集成电路工业应用技术创新中心，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。