本申请公开基于DSP核心的硬件调试方法，涉及DSP处理器领域，在DSP核心上接入debug调试模块，DSP核心包括级联的Cache存储单元、取址译码单元、计算单元和寄存单元；debug调试模块通过调试接口依次连接流水线结构的各个单元；debug调试模块根据目标调试模式从Cache存储单元中读取编译器生成的原始指令组，并对原始指令组进行指令替换；DSP核心基于替换后生成的调试指令执行和处理；debug调试模块通过目标调试接口访问并读取目标单元，获取目标单元对调试指令的执行状态和数据处理结果，确定程序段起始点至终止点的时间计数值和Cache失效计数值。
【技术实现步骤摘要】
本申请涉及dsp芯片领域，特别涉及一种基于dsp核的硬件调试方法。
技术介绍
1、dsp核心调试功能是dsp核心硬件与软件之间联动工作、解决软件与硬件之间的协同问题，实现dsp核心对软件程序的断点调试和单步调试。dsp核心调试需要在dsp核心中增加相应的调试电路及硬件调试功能。硬件电路通过对dsp核心的专门控制，来实现在dsp核心非正常工作模式下对dsp核心进行调试和测试，实现软硬件问题的定位。
2、dsp核心调试硬件电路设计在当前的dsp核心设计时关注度较低。多数dsp核心主要关注dsp微结构，dsp流水线，dsp运算功能设计等。对dsp核心的硬件电路，特别对新设计的dsp核心结构，更需要全面的调试功能，以实现对dsp核心设计各部件，流水线各级，各级cache的配置和控制。dsp核心调试硬件电路的设计，可以实现dsp核心的运行频率调试、指令性能调试、特殊指令组合调试、异常调试、程序断点调试、单步运行调试和指定程序段流水线各级数据记录等。
技术实现思路
1、本申请提供一种基于dsp核的硬件调试方法本文档来自技高网...
【技术保护点】
1.一种基于DSP核心的硬件调试方法，其特征在于，在DSP核心上接入debug调试模块，所述DSP核心包括级联的Cache存储单元、取址译码单元、计算单元和寄存单元，且组成流水线结构；所述debug调试模块通过调试接口依次连接流水线结构的各个单元；
2.根据权利要求1所述的方法，其特征在于，目标调试模式包括运行频率调试、指令性能调试、特殊指令组合调试、异常调试、程序断点调试、单步运行调试和指定程序段流水线各级数据记录。
3.根据权利要求2所述的方法，其特征在于，所述编译器基于高级语言生成原始指令组，写入主存或所述Cache存储单元；
>4.根据权利要求3...
【技术特征摘要】
1.一种基于dsp核心的硬件调试方法，其特征在于，在dsp核心上接入debug调试模块，所述dsp核心包括级联的cache存储单元、取址译码单元、计算单元和寄存单元，且组成流水线结构；所述debug调试模块通过调试接口依次连接流水线结构的各个单元；
2.根据权利要求1所述的方法，其特征在于，目标调试模式包括运行频率调试、指令性能调试、特殊指令组合调试、异常调试、程序断点调试、单步运行调试和指定程序段流水线各级数据记录。
3.根据权利要求2所述的方法，其特征在于，所述编译器基于高级语言生成原始指令组，写入主存或所述cache存储单元；
4.根据权利要求3所述的方法，其特征在于，所述debug调试模块通过取指与译码接口对取址译码单元中各级流水站台进行读写和访问控制，控制取指地址和取指方式从icache中提取目标指令集；在进入运行频率调试时，获取指令等待时钟周期。
5.根据权利要求4所述的方法，其特征在于，所述debug调试模块通过取指与译码接口控制取指译码单元中各译码通道的指令分派，配置指令数量、修改流水线站台的指令和数据，在异常调试模式中获取指令译码结果和异常结果。
6.根据权利要求3所述的方法，其特征在于，所述debug调试模块还通过计算调试接口控制计算单元的流水线站台，通过...
【专利技术属性】
技术研发人员：姚力，张家钧，
申请(专利权)人：长三角集成电路工业应用技术创新中心，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。