【技术实现步骤摘要】
本专利技术涉及数字信号处理，具体而言，涉及一种基于fpga的farrow结构滤波器实现方法及系统。
技术介绍
1、随着现代技术的发展，人们对信号处理的要求越来越高，也越来越精确。前端要求尽可能的大带宽传输，终端则希望尽可能以接近带宽的最小采样率进行处理。这就要求针对不同带宽的信号能够灵活的进行采样率调整。仪器仪表为适应不同输入带宽的待测信号，或对输出信号的不同要求，需要支持多种带宽多种采样率的输入输出信号处理。在信号处理链路中就需要用到大量的插值和抽取处理。当输入信号采样率与输出信号采样率不成整数倍关系时，需引入分数倍插值或抽取处理。
2、目前常用的分数倍插值处理主要分为两种：一种是频域插值，先将输入信号插值到输入输出采样率的最小公倍数，然后经过相应的滤波器滤除由于插值带来的镜像分量，最后抽取输出采样率。频域插值处理的优点在于设计简单稳定，便于仿真调试和性能控制；缺点则是对于不同的分数倍插值，插值和抽取的倍数不一样，对滤波器的通阻带要求也不一致，不同的分数倍插值，需要生成不同的滤波器起系数；设计通用性低。另一种是时域插值处理，通过数学多项式插值计算的方式，实时计算分数倍插值时，需要输出采样点的值。常用的方法包括线性插值，拉格朗日插值以及抛物线插值等，且为了简化插值的实现方法，farrow.c提出了基于farrow结构的多项式插值方法，大大简化了时域插值的实现方式。该方式优点是设计灵活，不同的分数倍插值倍数，只需要实时修改相应系数即可，设计十分灵活，相同的结构可匹配不同的插值系数。如今已经逐渐成为多采样率环境下的主流分
3、另外，fpga作为目前常用高速信号处理器件，能够在保证运行速率的情况下实现多路信号的并行处理。常规的抽取插值算法也多在fpga中设计实现。
4、目前常用的farrow结构滤波器在进行fpga设计实现时，如3阶拉格朗日函数，每一次插值运算过程，先和常数系数相乘需要4*4个乘法器和3*4个加法器，然后和分数间隔uk相乘需要3个乘法器和3个加法器，总计需要19个乘法器和15个加法器；当使用farrow结构的分数倍插值滤波器需要多路并行实现或更高阶的插值函数时，乘法器和加法器资源的消耗将成倍增加，这也将限制fpga的最大处理速度。
技术实现思路
1、本专利技术的目的在于提供一种基于fpga的farrow结构滤波器实现方法及系统，将farrow结构滤波器的分数间隔uk划分为若干个小数倍插值位置u，分别计算每个u所对应的滤波器系数，并将所述滤波器系数量化后提前存储在rom表中，在三阶拉格朗日插值算法的farrow结构滤波器每一次插值运算过程中，只需要4个乘法器和1个加法器即可实现任意数倍的分数倍插值处理，以解决常用farrow结构滤波器在进行fpga设计实现时乘法器和加法器资源消耗大的问题。
2、本专利技术的实施例通过以下技术方案实现：一种基于fpga的farrow结构滤波器实现方法，包括如下步骤：
3、将farrow结构滤波器的分数间隔uk划分为若干个小数倍插值位置u，分别计算每个u所对应的滤波器系数，并将所述滤波器系数量化后提前存储在rom表中；
4、通过计算uk时所得到的u读取rom表地址，得到相应的滤波器系数，将输入信号与对应的滤波器系数做乘法运算；
5、对做所述乘法运算后的结果做加法运算。
6、根据一种优选实施方式，所述farrow结构滤波器的分数间隔uk基于rom的深度进行划分。
7、根据一种优选实施方式，基于rom的深度对farrow结构滤波器的分数间隔uk进行等间隔划分。
8、根据一种优选实施方式，所述小数倍插值位置u采用如下方式获取：
9、插值控制器nco单元每个时钟周期累加一次uk，当累加器中的值小于uk量化的最大值uk，max时，则保持累加器中的值不变，否则将累加器中的值减去uk，max后的值作为新的累加器值，将每个时钟周期累加器的值作为u。
10、根据一种优选实施方式，所述插值控制器nco单元工作在目标采样率fs下。
11、根据一种优选实施方式，所述输入信号为经过整数倍内插后的输出数据经过延时后得到。
12、根据一种优选实施方式，所述输入信号以整数倍等效采样周期进行延时。
13、根据一种优选实施方式，还包括：将做乘法运算后的结果进行截位处理，将截位处理后的数据作为最终的做乘法运算的结果。
14、根据一种优选实施方式，将做乘法运算后的结果进行四舍五入截位处理。
15、本专利技术还提供一种基于fpga的farrow结构滤波器实现系统，采用了如上述所述的基于fpga的farrow结构滤波器实现方法。
16、本专利技术实施例一种基于fpga的farrow结构滤波器实现方法及系统的技术方案至少具有如下优点和有益效果：本专利技术将farrow结构滤波器的分数间隔uk划分为若干个小数倍插值位置u，并提前计算出不同小数倍插值位置u对应的滤波器系数存储在rom表中；从现有技术的需要实现三阶拉格朗日函数和常数系数相乘需要4*4个乘法器和3*4个加法器，然后和分数间隔uk相乘需要3个乘法器和3个加法器，换成本专利技术仅仅需要利用4个乘法器和1个加法器，即能够实现任意数倍的分数倍插值处理，有效节省了实现过程中的乘法器和加法器资源。
本文档来自技高网...【技术保护点】
1.一种基于FPGA的Farrow结构滤波器实现方法，其特征在于，包括如下步骤：
2.如权利要求1所述的基于FPGA的Farrow结构滤波器实现方法，其特征在于，所述Farrow结构滤波器的分数间隔uk基于ROM的深度进行划分。
3.如权利要求1所述的基于FPGA的Farrow结构滤波器实现方法，其特征在于，基于ROM的深度对Farrow结构滤波器的分数间隔uk进行等间隔划分。
4.如权利要求1至3任一项所述的基于FPGA的Farrow结构滤波器实现方法，其特征在于，所述小数倍插值位置u采用如下方式获取：
5.如权利要求4所述的基于FPGA的Farrow结构滤波器实现方法，其特征在于，所述插值控制器NCO单元工作在目标采样率fs下。
6.如权利要求5所述的基于FPGA的Farrow结构滤波器实现方法，其特征在于，所述输入信号为经过整数倍内插后的输出数据经过延时后得到。
7.如权利要求6所述的基于FPGA的Farrow结构滤波器实现方法，其特征在于，所述输入信号以整数倍等效采样周期进行延时。
8.如
9.如权利要求8所述的基于FPGA的Farrow结构滤波器实现方法，其特征在于，将做乘法运算后的结果进行四舍五入截位处理。
10.一种基于FPGA的Farrow结构滤波器实现系统，其特征在于，采用了如权利要求1至9任一项所述的基于FPGA的Farrow结构滤波器实现方法。
...【技术特征摘要】
1.一种基于fpga的farrow结构滤波器实现方法，其特征在于，包括如下步骤：
2.如权利要求1所述的基于fpga的farrow结构滤波器实现方法，其特征在于，所述farrow结构滤波器的分数间隔uk基于rom的深度进行划分。
3.如权利要求1所述的基于fpga的farrow结构滤波器实现方法，其特征在于，基于rom的深度对farrow结构滤波器的分数间隔uk进行等间隔划分。
4.如权利要求1至3任一项所述的基于fpga的farrow结构滤波器实现方法，其特征在于，所述小数倍插值位置u采用如下方式获取：
5.如权利要求4所述的基于fpga的farrow结构滤波器实现方法，其特征在于，所述插值控制器nco单元工作在目标采样率fs下。
6.如权利要求5所述的基于...
【专利技术属性】
技术研发人员：冯佳梅，马志刚，刘伟，王兴云，廖鑫，任和，钱西杰，谢明明，
申请(专利权)人：瑞玛思特深圳科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。