System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 半导体器件和电子装置制造方法及图纸_技高网

半导体器件和电子装置制造方法及图纸

技术编号:40333398 阅读:12 留言:0更新日期:2024-02-09 14:24
本申请提供一种半导体器件和电子装置;该半导体器件通过使掺杂部包括第一掺杂部和第二掺杂部,第二掺杂部包括多条掺杂线,使第二掺杂部的掺杂离子浓度的数量级大于或者等于第一掺杂部的掺杂离子浓度的数量级,则第二掺杂部可以与沟道部形成pn结,且通过使多条掺杂线设置在多个子沟道部之间,则多条掺杂线和多个子沟道部可以形成多个pn结,在薄膜晶体管处于关态时,使原有输入到源漏极上的电压被分配到多个pn结上,降低峰值电场强度,减小漏电流,且由于多条掺杂线将沟道部划分为多个子沟道部,减少了沟道部的晶界数量,提高了载流子的迁移率。

【技术实现步骤摘要】

本申请涉及显示器件领域,尤其是涉及一种半导体器件和电子装置


技术介绍

1、随着显示技术的发展,现有显示器件对窄边框、高开口率、高亮度、高分辨率、低功耗提出了越来越高的要求,因此,需要在减小薄膜晶体管的尺寸的同时,减小薄膜晶体管的关态漏电流、提高迁移率。现有半导体器件会采用多晶硅作为有源层以提高载流子迁移率,但现有显示器件为了提高亮度,会增加驱动电压,导致晶体管处于关态时的峰值电场强度较高,进而导致漏电流较大。且由于薄膜晶体管的沟道内的晶界数量较多,导致载流子迁移率较低,进而导致薄膜晶体管的性能较差。

2、所以,现有薄膜晶体管存在关态漏电流较大和载流子迁移率较低的技术问题。


技术实现思路

1、本申请实施例提供一种半导体器件和电子装置,用以缓解现有薄膜晶体管存在关态漏电流较大和载流子迁移率较低的技术问题。

2、本申请实施例提供一种半导体器件,该半导体器件包括薄膜晶体管,所述薄膜晶体管包括:

3、衬底;

4、有源层,设置于所述衬底一侧,所述有源层包括沟道部和掺杂部;

5、源漏极层,设置于所述衬底一侧;

6、其中,所述掺杂部包括第一掺杂部和第二掺杂部,所述第一掺杂部与所述源漏极层连接,所述第二掺杂部的掺杂离子浓度的数量级大于或者等于所述第一掺杂部的掺杂离子浓度的数量级,所述第二掺杂部包括多条掺杂线,所述沟道部包括多个子沟道部,多条所述掺杂线设置于多个所述子沟道部之间。

7、在一些实施例中,多条所述掺杂线包括第一掺杂线和第二掺杂线,多个所述子沟道部包括第一子沟道部、第二子沟道部和第三子沟道部,所述第一掺杂线设置于所述第一子沟道部和所述第二子沟道部之间,所述第二掺杂线设置于所述第二子沟道部和所述第三子沟道部之间。

8、在一些实施例中,所述第一掺杂线的宽度等于所述第二掺杂线的宽度。

9、在一些实施例中,所述第一子沟道部的宽度等于所述第二子沟道部的宽度,所述第二子沟道部的宽度等于所述第三子沟道部的宽度。

10、在一些实施例中,所述第二掺杂部的掺杂离子浓度等于所述第一掺杂部的掺杂离子浓度。

11、在一些实施例中,所述掺杂部还包括第三掺杂部,所述第三掺杂部设置于所述第一掺杂部和所述沟道部之间,所述第三掺杂部的掺杂离子浓度大于所述沟道部的掺杂离子浓度,且所述第三掺杂部的掺杂离子浓度小于所述第一掺杂部的掺杂离子浓度。

12、在一些实施例中,所述第三掺杂部的掺杂离子浓度小于所述第二掺杂部的掺杂离子浓度。

13、在一些实施例中,所述第二掺杂部的宽度与所述第二掺杂部和所述沟道部的宽度之和的比例范围为0.2至0.6。

14、在一些实施例中,所述掺杂线的宽度范围为0.1微米至1.5微米。

15、同时,本申请实施例提供一种电子装置,该电子装置包括如上述实施例任一所述的半导体器件。

16、有益效果:本申请提供一种半导体器件和电子装置;该半导体器件包括薄膜晶体管,薄膜晶体管包括衬底、有源层和源漏极层,有源层设置于衬底一侧,有源层包括沟道部和掺杂部,源漏极层设置于衬底一侧,其中,掺杂部包括第一掺杂部和第二掺杂部,第一掺杂部与源漏极层连接,第二掺杂部的掺杂离子浓度的数量级大于或者等于第一掺杂部的掺杂离子浓度的数量级,第二掺杂部包括多条掺杂线,沟道部包括多个子沟道部,多条掺杂线设置于多个子沟道部之间。本申请通过使掺杂部包括第一掺杂部和第二掺杂部,第二掺杂部包括多条掺杂线,使第二掺杂部的掺杂离子浓度的数量级大于或者等于第一掺杂部的掺杂离子浓度的数量级,则第二掺杂部可以与沟道部形成pn结,且通过使多条掺杂线设置在多个子沟道部之间,则多条掺杂线和多个子沟道部可以形成多个pn结,在薄膜晶体管处于关态时,使原有输入到源漏极上的电压被分配到多个pn结上,降低峰值电场强度,减小漏电流,且由于多条掺杂线将沟道部划分为多个子沟道部,减少了沟道部的晶界数量,提高了载流子的迁移率。

本文档来自技高网...

【技术保护点】

1.一种半导体器件,其特征在于,包括薄膜晶体管,所述薄膜晶体管包括:

2.如权利要求1所述的半导体器件,其特征在于,多条所述掺杂线包括第一掺杂线和第二掺杂线,多个所述子沟道部包括第一子沟道部、第二子沟道部和第三子沟道部,所述第一掺杂线设置于所述第一子沟道部和所述第二子沟道部之间,所述第二掺杂线设置于所述第二子沟道部和所述第三子沟道部之间。

3.如权利要求2所述的半导体器件,其特征在于,所述第一掺杂线的宽度等于所述第二掺杂线的宽度。

4.如权利要求2所述的半导体器件,其特征在于,所述第一子沟道部的宽度等于所述第二子沟道部的宽度,所述第二子沟道部的宽度等于所述第三子沟道部的宽度。

5.如权利要求1所述的半导体器件,其特征在于,所述第二掺杂部的掺杂离子浓度等于所述第一掺杂部的掺杂离子浓度。

6.如权利要求1所述的半导体器件,其特征在于,所述掺杂部还包括第三掺杂部,所述第三掺杂部设置于所述第一掺杂部和所述沟道部之间,所述第三掺杂部的掺杂离子浓度大于所述沟道部的掺杂离子浓度,且所述第三掺杂部的掺杂离子浓度小于所述第一掺杂部的掺杂离子浓度。

7.如权利要求6所述的半导体器件,其特征在于,所述第三掺杂部的掺杂离子浓度小于所述第二掺杂部的掺杂离子浓度。

8.如权利要求1所述的半导体器件,其特征在于,所述第二掺杂部的宽度与所述第二掺杂部和所述沟道部的宽度之和的比例范围为0.2至0.6。

9.如权利要求1所述的半导体器件,其特征在于,所述掺杂线的宽度范围为0.1微米至1.5微米。

10.一种电子装置,其特征在于,包括如权利要求1至9任一所述的半导体器件。

...

【技术特征摘要】

1.一种半导体器件,其特征在于,包括薄膜晶体管,所述薄膜晶体管包括:

2.如权利要求1所述的半导体器件,其特征在于,多条所述掺杂线包括第一掺杂线和第二掺杂线,多个所述子沟道部包括第一子沟道部、第二子沟道部和第三子沟道部,所述第一掺杂线设置于所述第一子沟道部和所述第二子沟道部之间,所述第二掺杂线设置于所述第二子沟道部和所述第三子沟道部之间。

3.如权利要求2所述的半导体器件,其特征在于,所述第一掺杂线的宽度等于所述第二掺杂线的宽度。

4.如权利要求2所述的半导体器件,其特征在于,所述第一子沟道部的宽度等于所述第二子沟道部的宽度,所述第二子沟道部的宽度等于所述第三子沟道部的宽度。

5.如权利要求1所述的半导体器件,其特征在于,所述第二掺杂部的掺杂离子浓度等于所述第一掺杂部的掺杂离...

【专利技术属性】
技术研发人员:艾飞李壮
申请(专利权)人:武汉华星光电技术有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1